[发明专利]具有用于应力的不同沟道几何形状的堆叠纳米线晶体管结构

权利要求书

1.一种集成电路，包括：

第一晶体管器件区域，包括：具有第一横截面形状的第一主体，所述第一主体包括半导体材料；以及第一栅极结构，所述第一栅极结构环绕所述第一主体，其中，所述第一栅极结构包括栅电极和栅极电介质，所述栅极电介质位于所述第一主体和所述栅电极之间；以及

第二晶体管器件区域，包括：具有第二横截面形状的第二主体，所述第二主体包括半导体材料；以及第二栅极结构，所述第二栅极结构环绕所述第二主体，其中，所述第二栅极结构包括栅电极和栅极电介质，所述栅极电介质位于所述第二主体和所述栅电极之间；

其中，所述第一晶体管器件区域和所述第二晶体管器件区域以垂直堆叠配置进行布置，所述第一主体和所述第二主体水平延伸；并且

其中，所述第一横截面形状与所述第二横截面形状不同。

2.根据权利要求1所述的集成电路，其中，所述第一主体是具有垂直伸长形状的多个第一主体中的一个，并且所述第二主体是具有水平伸长形状的多个第二主体中的一个。

3.根据权利要求2所述的集成电路，其中，所述第一横截面形状的高度与宽度的比率至少为1.5。

4.根据权利要求1所述的集成电路，还包括在所述第一主体的栅极电介质和栅电极之间环绕所述第一主体的第一功函数层和在所述第二主体的栅极电介质和栅电极之间环绕所述第二主体的第二功函数层。

5.根据权利要求4所述的集成电路，其中，所述第一功函数层包括金属，并且所述第二功函数层包括金属。

6.根据权利要求4所述的集成电路，其中，所述第一主体是包括第一纳米线和第二纳米线的多个纳米线中的一个，并且其中，环绕所述第一纳米线的所述功函数层与环绕所述第二纳米线的所述功函数层合并。

7.根据权利要求4所述的集成电路，其中，所述第一功函数层沿所述第一主体的侧部具有比沿所述第一主体的顶部或底部更大的厚度。

8.根据权利要求1-7中的任一项所述的集成电路，其中，所述第一主体是包括第一纳米线和第二纳米线的多个纳米线中的一个，所述第一栅极结构限定在所述第一纳米线和所述第二纳米线之间垂直对准的空隙。

9.根据权利要求1-7中的任一项所述的集成电路，其中，所述第一主体是垂直堆叠的多个第一纳米线中的一个，所述多个第一纳米线之间具有第一垂直间隔，并且所述第二主体是垂直堆叠的多个第二纳米线中的一个，所述多个第二纳米线之间具有第二垂直间隔，所述第二垂直间隔与所述第一垂直间隔不同。

10.根据权利要求9所述的集成电路，其中，所述多个第一纳米线包括第一纳米线和第二纳米线，并且其中，环绕所述第一纳米线的所述功函数层与环绕所述第二纳米线的所述功函数层合并。

11.根据权利要求1-7中的任一项所述的集成电路，其中，所述第一主体和所述第二主体包括(i)IV族半导体材料或(ii)III-V族半导体材料。

12.根据权利要求11所述的集成电路，其中，所述第一主体和所述第二主体包括(i)硅或(ii)硅和锗。

13.根据权利要求12所述的集成电路，其中，所述第一主体或所述第二主体包括Si_1-xGe_x，其中，x≤0.3。

14.根据权利要求11所述的集成电路，其中，所述第一主体和所述第二主体包括在水平面中具有(100)晶格结构的硅。