[发明专利]用于管理多个迟滞DC-DC降压转换器的方法以及对应的DC-DC降压转换器

说明书

本公开涉及一种用于管理设置用于利用相应负载点产生多个输出电压或者用于提供共同电源电流至共同负载的多个迟滞DC‑DC降压转换器的方法，所述迟滞DC‑DC降压转换器的每一个包括根据相应迟滞窗口操作的迟滞比较器，包括在所述多个转换器中的给定转换器中，验证相应反馈电压是否达到下阈值以便于进入转换器的导通时段，所述方法包括操作：当所述验证相应反馈电压是否达到下阈值的操作指示并未达到下阈值时，检测所述多个转换器中的至少另一转换器是否已经进入相应导通时段，并且如果肯定的话，进入迟滞电压调整过程，包括通过减小迟滞窗口的下阈值而以给定量增加至少给定转换器的迟滞窗口的幅度。

分案申请说明

本申请是申请日为2016年2月29日、申请号为201610113618.8、名称为“用于管理多个迟滞DC-DC降压转换器的方法以及对应的DC-DC降压转换器”的中国专利申请的分案申请。

技术领域

本说明书涉及用于管理被设置用于利用不同负载点产生多个输出电压或者用于向共同负载提供共同电源电流的多个迟滞DC-DC降压转换器的技术，所述迟滞DC-DC降压转换器中的每一个包括根据相应迟滞窗口而操作的迟滞比较器。

各个实施例可以例如适用于管理布置在相同裸片或芯片上的迟滞转换器、DC-DC调节器、用于硬盘的功率联合体的电源。

背景技术

DC-DC降压转换器广泛地用于提供多种电子系统，电子系统具有在电路板上的MPU、存储器和芯片集，这是因为它们的小尺寸和高效率。由于所涉及的数个应用，已经按序设计数个不同控制回路以满足在速度、能耗、输出电压精确度方面的规定。迟滞降压转换器良好地适用于微处理器电源，主要是由于它们针对高负载电流转换速率步幅的快速响应，维持了已调节的输出电压。图1示出了具有根据现有技术的迟滞PWM控制器的DC-DC降压转换器的基本配置。体系结构是相当简单的，因为转换器10基本上是振荡器，产生了反馈三角波形Vfb以通过迟滞比较器11与参考电压V_R比较，如图2中所示。

基本上，电池12产生输入电压Vi，其通过串联开关14a(也即高压侧功率FET)以及开关14b(也即连接至接地GND的低压侧功率FET)而耦合至具有电阻值为R_ESRL的等效串联电阻器15的电感器13的输入节点SW。输入节点SW因此是在输入电压Vi和接地GND之间的开关节点。电感器13以及串联电阻器15振荡配对的输出节点O也表示在输出电压Vo所形成处的转换器10的输出节点。在输出节点O和接地GND之间连接了输出电容器16，具有电阻值为R_ESRC的等效串联电阻器17。输出电阻19也即负载与电容器16并联，具有值R。针对输出节点O，其也连接至迟滞比较器11的正相输入端，而其负相输入端连接至由参考发生器18所提供的参考电压V_R。迟滞电压11的输出信号发送至驱动器20，其取决于迟滞电压11的输出信号的水平而发出PWM(脉冲宽度调制)驱动信号Q至串联开关16a以及发送求反的至并联开关16b。

反馈三角波形V_fb在图1的情形中对应于输出电压V_o，但是通常表示通过在反馈回路中由迟滞比较器11和驱动器20表示的反馈网络而所反馈的反馈信号，通常由输出电容器16和具有值R_SERC的电阻器17的等效串联所产生。