[发明专利]系统级时序预算改进

说明书

本申请涉及系统级时序预算改进。描述了用于系统级时序预算改进的方法、系统和装置。存储器装置中的每个存储器裸片可确定其系统时钟信号与其数据时钟信号之间的偏移。所述存储器装置中的每个存储器裸片的所述偏移可不同；例如，具有不同量值和/或极性。所述存储器装置中的存储器裸片可以一延迟调整其自身的数据时钟信号，所述延迟是基于所述装置中的两个或更多个存储器裸片的所述偏移。所述存储器裸片可通过设置所述存储器裸片上的延迟调整器中的熔丝来调整其数据时钟信号。调整所述数据时钟信号可使第一存储器裸片的偏移与第二存储器裸片的偏移匹配。

交叉引用

本专利申请要求Kim在2018年9月4日提交的标题为“系统级时序预算改进(SYSTEM-LEVEL TIMING BUDGET IMPROVEMENTS)”的第16/121,217号美国专利申请的优先权，所述美国专利申请转让给本受让人且以全文引用的方式明确地并入本文中。

技术领域

技术领域涉及系统级时序预算改进。

背景技术

下文大体上涉及减轻多裸片存储器装置中的时钟信号时序变化，且更具体地说，涉及系统级时序预算改进。

存储器装置广泛用于将信息存储在例如计算机、无线通信装置、相机、数字显示器等各种电子装置中。通过编程存储器装置的不同状态来存储信息。举例来说，二进制装置最常存储通常由逻辑“1”或逻辑“0”表示的两种状态中的一个。在其它装置中，可存储多于两个状态。为了存取所存储的信息，装置的组件可读取或感测存储器装置中的至少一个所存储状态。为了存储信息，装置的组件可写入或编程存储器装置中的状态。

存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、闪存器、相变存储器(PCM)等。存储器装置可以是易失性或非易失性的。非易失性存储器(例如，FeRAM)可维持其所存储的逻辑状态很长一段时间，即使无外部电源存在也是这样。易失性存储器装置(例如，DRAM)除非被外部电源周期性地刷新，否则可能随时间丢失其存储的状态。FeRAM可使用与易失性存储器类似的装置架构，但由于使用铁电电容器作为存储装置而可具有非易失性性质。因此，与其它非易失性和易失性存储器装置相比，FeRAM装置可具有改进的性能。

一般来说，改进存储器装置可包含增加存储器单元密度、增加读取/写入速度、增加可靠性、增加数据保持、降低功率消耗或降低制造成本以及其它度量。

发明内容

描述一种设备。所述设备可包含：第一存储器裸片，其配置成接收第一系统时钟信号和第一数据时钟信号；第二存储器裸片，其配置成接收第二系统时钟信号和第二数据时钟信号；以及第一延迟调整器，其与所述第一数据时钟信号耦合且配置成至少部分地基于所述第一系统时钟信号与所述第一数据时钟信号之间的第一偏移和所述第二系统时钟信号与所述第二数据时钟信号之间的第二偏移而以第一延迟调整所述第一数据时钟信号。

描述一种方法。所述方法可包含：由第一存储器裸片接收第一数据时钟信号和第一系统时钟信号；由第二存储器裸片接收第二数据时钟信号和第二系统时钟信号；由所述第一存储器裸片将第三数据时钟信号和所述第一系统时钟信号路由到第一相位检测器，所述第三数据时钟信号从所述第一数据时钟信号偏移第一延迟；由所述第二存储器裸片将所述第二数据时钟信号和所述第二系统时钟信号路由到第二相位检测器；以及将所述第一系统时钟信号的时序调整的指示传输到存储器控制器，所述时序调整至少部分地基于所述第三数据时钟信号与所述第一系统时钟信号之间的第一偏移和所述第二数据时钟信号与所述第二系统时钟信号之间的第二偏移。