[发明专利]增大多晶硅栅极硬掩膜去除工艺窗口的方法

说明书

本申请公开了一种增大多晶硅栅极硬掩膜去除工艺窗口的方法，包括：提供一半导体衬底，通过预定工艺形成MOSFET器件结构；进行PMOS侧墙形成、P型注入和热退火工艺；沉积锗硅硬掩膜层；利用锗硅光罩通过光刻曝光，打开生长锗硅硬掩膜层的PMOS区域和多晶硅栅极顶部区域；蚀刻锗硅硬掩膜层，在PMOS源漏区域形成U型沟槽，同时刻蚀掉多晶硅栅极顶部的部分锗硅硬掩膜层；将U型沟槽蚀刻成Sigma型沟槽；沉积锗硅；去除多晶硅栅极顶部和侧壁的栅极硬掩膜层；重新生长NMOS侧墙，进行N型注入。通过打开多晶硅顶部，增大锗硅工艺中硬掩膜层去除工艺窗口，避免多晶硅栅极顶部硬掩膜层残留的缺陷。

技术领域

本申请涉及半导体器件制造领域，具体涉及一种增大多晶硅栅极硬掩膜去除工艺窗口的方法。

背景技术

随着MOSFET器件的尺寸微缩，改善器件性能成为新工艺开发中急需解决的问题。应力技术的引入有效地提升了器件性能。对于PMOSFET而言，源漏嵌入式锗硅技术(Embedded SiGe)通过改善空穴的迁移率，可以大提升器件性能，但对于半导体制造，SiGe工艺模块是相当大的挑战。

SiGe模块工艺流程首先是生长一层氮化硅遮蔽层，其作用是保护多晶硅栅极并定义SiGe沟槽到栅极的水平距离，然后利用光刻和刻蚀在生长SiGe的区域形成“U型”沟槽，再经四甲基氢氧化铵容易蚀刻出“Sigma型”形貌，然后通过外延的方式在沟槽区域沉积SiGe，最后将氮化硅硬掩膜层通过磷酸溶液去除。然而，在热磷酸去除氮化硅的过程中往往会由于工艺波动，比如多晶硅栅极硬掩膜氮化层厚度偏厚，热磷酸溶液Lifetime降低等情况，会使得大尺寸多晶硅栅极顶部硬掩膜层去除不完全而形成缺陷，进而造成后续栅极无法形成镍硅层的问题。

发明内容

本申请提供了一种增大多晶硅栅极硬掩膜去除工艺窗口的方法，可以解决相关技术中由于工艺波动使得大尺寸多晶硅栅极顶部硬掩膜层去除不完全，进而造成后续栅极无法形成镍硅层的问题。

本申请提供了一种增大多晶硅栅极硬掩膜去除工艺窗口的方法,该方法包括：

步骤1，提供一半导体衬底，通过浅沟槽隔离、阱离子注入、栅氧成长、多晶硅刻蚀形成MOSFET器件结构；

步骤2，进行PMOS侧墙形成、P型注入和热退火工艺；

步骤3，沉积一层预定厚度的锗硅硬掩膜层；

步骤4，利用锗硅光罩通过光刻曝光，打开生长锗硅硬掩膜层的PMOS区域和多晶硅栅极顶部的预定尺寸区域；

步骤5，通过等离子体刻蚀蚀刻锗硅硬掩膜层，在PMOS源漏区域形成第一预定深度的U型沟槽，同时刻蚀掉多晶硅栅极顶部的部分锗硅硬掩膜层；

步骤6，将U型沟槽蚀刻成第二预定深度的Sigma型沟槽；

步骤7，进行锗硅的沉积；

步骤8，去除多晶硅栅极顶部和侧壁的栅极硬掩膜层；

步骤9，重新生长NMOS侧墙，进行N型注入。

进一步的，在步骤3中，沉积锗硅硬掩膜层的材料为氮化硅。

进一步的，在步骤3中，沉积锗硅硬掩膜层采用原子层沉积工艺或炉管成长工艺。

进一步的，在步骤3中，锗硅硬掩膜层的预定厚度为100～200A。

进一步的，在步骤5中，U型沟槽的第一预定深度为350～500A。

进一步的，在步骤6中，Sigma型沟槽的第二预定深度为600～750A。

进一步的，在步骤4中，预定尺寸区域的选取满足光刻机的曝光能力，预定尺寸至少为200nm。