[发明专利]浮点动态范围扩展

说明书

本公开总体涉及用于在对变量执行一个或多个算术运算之前和/或之后调整变量的数字表示(例如，格式)的技术。特别地，本公开涉及基于集成电路器件中的可用硬件(例如，硬逻辑)将变量的范围缩放到合适的表示。例如，第一数字格式的输入(例如，bfloat16)可以被缩放到第二数字格式(例如，半精度浮点)，使得被实现为接收第二数字格式的输入的电路可以对输入执行一个或多个算术运算。此外，电路产生的输出可以被缩放回第一数字格式。因此，可以通过对至以另一种格式执行的算术运算的输入和/或来自该算术运算的输出进行缩放来仿真以第一格式执行的诸如点积的算术运算。

背景技术

本公开总体涉及集成电路，诸如现场可编程门阵列(FPGA)。更具体地，本公开涉及在处理之前和之后调整(例如，缩放(scale))变量，使得以第一数字格式对变量执行的操作可以通过使用集成电路(例如，FPGA的可编程逻辑)的电路元件以另一数字格式执行的操作来仿真，的技术。

该部分旨在向读者介绍可能与下面描述和/或要求保护的本公开的各个方面有关的技术的各个方面。相信该讨论有助于向读者提供背景信息以促进更好地理解本公开的各个方面。因此，应该理解，这些陈述应该从这个角度来阅读，而不是承认为现有技术。

集成电路可以根据许多不同格式表示变量。例如，变量可以用单精度浮点格式、半精度浮点格式、bfloat16格式等表示。每种格式(例如，数字表示)可以在存储器使用、可表示值的精度、可表示值的范围等方面提供不同的优点。在一些实施例中，集成电路中的变量的应用(诸如操作和/或处理)可以给变量规定合适的格式。例如，在机器学习应用中，与半精度浮点格式的范围相比，增加的格式范围(诸如bfloat16)可能是有益的。然而，在一些实施例中，可用于在集成电路中表示的数字格式可能受到可用硬件资源的限制。

附图说明

在阅读以下详细描述并参考图样时，可以更好地理解本公开内容的各个方面，其中：

图1是根据实施例的用于实现缩放电路的系统的框图；

图2是根据实施例的缩放电路可以被实现所在的集成电路的框图；

图3是根据实施例的数字信号处理(DSP)电路的框图；

图4是根据实施例的输入到DSP电路的一组变量的范围图；

图5是根据实施例的算术运算仿真电路的框图，其包括通信地耦合到图3的DSP电路的缩放电路；

图6是根据实施例的用于在处理之前和之后调整数字的表示(例如，格式)的过程的流程图；

图7是根据实施例的将一组输入从第一格式缩放到第二格式的过程的流程图；

图8是根据实施例的扩展算术运算仿真电路的框图；以及

图9是根据实施例的数据处理系统的框图。

具体实施方式

以下将描述一个或多个具体实施例。为了提供这些实施例的简明描述，并未在说明书中描述实际实现的所有特征。应当理解，在任何这样的实际实现的开发中，如在任何工程或设计项目中，可以做出许多特定于实现的决策以实现开发者的特定目标，诸如遵守与系统相关的和与业务相关的约束，这可能从一个实施到另一个实施而变化。此外，应当理解，这种开发努力可能是复杂且耗时的，但是对于受益于本公开的普通技术人员来说仍然是设计、制造和加工的常规任务。