[发明专利]用于执行将矩阵变换为行交错格式的指令的系统和方法

权利要求书

1.一种处理器，包括：

取出电路，用于取出指令；

解码电路，用于对所述指令进行解码，所述指令具有用于指定操作码、源矩阵的位置和目的地矩阵的位置的字段，所述操作码指示所述处理器用于将所述源矩阵变换为按照行交错(RowInt)格式的所述目的地矩阵；

执行电路，用于按照所述操作码通过以下操作来执行所述指令：使所述源矩阵的每个J元素子列的J个元素交错为所述目的地矩阵的子矩阵，所述子矩阵具有K列和足够的行以供所述子矩阵保存J个元素。

2.如权利要求1所述的处理器，其特征在于，所述源矩阵和所述目的地矩阵中的每一个包括向量寄存器的集合、片寄存器的集合、以及存储器位置的集合中的一个。

3.如权利要求1-2中的任一项所述的处理器，其特征在于，所述指令格式进一步包括用于指定J和K的字段。

4.如权利要求1-3中的任一项所述的处理器，其特征在于，所述指令格式进一步包括用于指定所述源矩阵的元素尺寸和所述目的地矩阵的元素尺寸的字段，所述元素尺寸包括二元数位、半字节、字节、字、双字和四字中的一个。

5.如权利要求1-4中的任一项所述的处理器，其特征在于，所述指令格式进一步包括用于指定所述源矩阵的元素格式和所述目的地矩阵的元素格式的字段，所述元素格式包括紧缩或标量单精度浮点数据、或紧缩或标量双精度浮点数据、以及紧缩或标量整数数据。

6.如权利要求1-5中的任一项所述的处理器，其特征在于，所述源矩阵包括M x N元素数组，并且所述目的地矩阵包括一半的行和两倍的列，其中所述指令的所述格式进一步用于指定M和N中的至少一个。

7.如权利要求1-6中的任一项所述的处理器，其特征在于，所述指令格式进一步包括用于指定掩码的字段，所述掩码是针对每个目的地元素具有一个位的多位的值，所述位用于控制所述目的地元素是否将被更新，或用于控制所述目的地元素将被归零还是合并。

8.一种系统，包括处理器和存储器，所述处理器包括：

取出电路，用于取出指令；

解码电路，用于对所述指令进行解码，所述指令具有用于指定操作码、源矩阵的位置和目的地矩阵的位置的字段，所述操作码指示所述处理器用于将所述源矩阵变换为按照行交错(RowInt)格式的所述目的地矩阵；

执行电路，用于按照所述操作码通过以下操作来执行所述指令：使所述源矩阵的每个J元素子列的J个元素交错为所述目的地矩阵的子矩阵，所述子矩阵具有K列和足够的行以供所述子矩阵保存J个元素。

9.如权利要求8所述的系统，其特征在于，所述源矩阵和所述目的地矩阵中的每一个包括向量寄存器的集合、片寄存器的集合、以及存储器位置的集合中的一个。

10.如权利要求8-9中的任一项所述的系统，其特征在于，所述指令格式进一步包括用于指定J和K的字段。

11.如权利要求8-9中的任一项所述的系统，其特征在于，所述指令格式进一步包括用于指定所述源矩阵的元素尺寸和所述目的地矩阵的元素尺寸的字段，所述元素尺寸包括二元数位、半字节、字节、字、双字和四字中的一个。

12.如权利要求8-9中的任一项所述的系统，其特征在于，所述指令格式进一步包括用于指定所述源矩阵的元素格式和所述目的地矩阵的元素格式的字段，所述元素格式包括紧缩或标量单精度浮点数据、或紧缩或标量双精度浮点数据、以及紧缩或标量整数数据。

13.如权利要求8-9中的任一项所述的系统，其特征在于，所述源矩阵包括M x N元素数组，并且所述目的地矩阵包括一半的行和两倍的列，其中所述指令的所述格式进一步用于指定M和N中的至少一个。