[发明专利]电压可变型存储元件及半导体存储装置

权利要求书

1.一种电压可变型存储元件，包含：

电极；

电荷累积层，介隔第1层间绝缘层配置在所述电极上，且累积电荷；以及

半导体配线，介隔第2层间绝缘层配置在所述电荷累积层上，与所述电荷累积层对向的区域的电阻值根据与所述电荷累积层中所累积的电荷量对应的电位的高低而可变，所供给且穿过的读出信号的电压值根据所述电阻值而变化，且具有导电性。

2.根据权利要求1所述的电压可变型存储元件，其中在所述电极处于电浮动状态时，如果所述电荷累积层的电位相对于预先决定的基准电位为高电位，那么所述半导体配线的所述区域的电阻值高电阻值化，如果所述电荷累积层的电位相对于预先决定的基准电位为低电压，那么所述半导体配线的所述区域的电阻值低电阻值化，且使流经所述半导体配线的所述读出信号的电压值根据所述电阻值降低。

3.根据权利要求1所述的电压可变型存储元件，其中在所述电荷累积层为负电位，且对所述电极施加了正电压时，将所述电荷累积层内的电子吸引到所述电极侧，而不将所述半导体配线的所述区域的电阻值高电阻值化，抑制流经所述半导体配线的所述读出信号的所述区域内的电压值的降低。

4.根据权利要求1所述的电压可变型存储元件，其中所述第1层间绝缘层具有所述电荷累积层中所累积的电荷不会向所述电极侧漏出且能够进行利用电荷进行的数据的写入及删除的膜厚。

5.根据权利要求1所述的电压可变型存储元件，其中所述第2层间绝缘层具有所述电荷累积层中所累积的电荷不会向所述半导体配线侧漏出且所累积的所述电荷能够对所述半导体配线的电阻值带来变化的膜厚。

6.根据权利要求1所述的电压可变型存储元件，其中所述半导体配线由包含多晶硅的导电体所形成，所述多晶硅被导入杂质而低电阻值化。

7.一种半导体存储装置，包含：

存储单元阵列，具备多个电压可变型存储元件作为存储单元，所述多个电压可变型存储元件包含并联配置的多条字线、与所述字线交叉且并联配置的多条位线、及介存层间绝缘层而配置在所述字线与所述位线的各交叉位置的线间的电荷累积层；以及

控制电路，在读出动作时，对与非选择存储单元相关的字线施加第1电压，将与选择存储单元相关的字线设定为电浮动状态，基于施加到与所述选择存储单元相关的位线的数据推定信号的电压值的变化，判定所述选择存储单元中所存储的数据的电平。

8.根据权利要求7所述的半导体存储装置，其中所述数据推定信号

基于与所选择的存储单元的所述电荷累积层中所累积的电荷量对应的电位的高低，使所述位线的电阻值变化，变为与该电阻值对应的电压值。

9.根据权利要求7所述的半导体存储装置，其中所述控制电路

在数据写入时，将与非选择存储单元相关的字线及位线设定为电浮动状态，对与所选择的存储单元相关的字线施加第2电压，对与所选择的所述存储单元相关的位线施加大于所述第2电压的第3电压，而将所述电荷累积层设定为负电位，

在数据删除时，将与非选择存储单元相关的字线及位线设定为电浮动状态，对与所选择的存储单元相关的字线施加第4电压，对与所选择的所述存储单元相关的位线施加小于所述第4电压的第5电压，而将所述电荷累积层设定为正电位。

10.根据权利要求7所述的半导体存储装置，其中所述半导体存储装置在读出动作时，

在所选择的存储单元中存储有数据时，利用所述电荷累积层中所累积的负电荷，在所述字线为浮动状态时使与所述电荷累积层对向的所述位线的区域高电阻值化，读出已使穿过所述位线的所述数据推定信号的电压值进行电压降低后的第1数据输出信号，

在所选择的存储单元中未存储数据时，利用所述电荷累积层中所累积的正电荷，在所述字线为浮动状态时使与所述电荷累积层对向的所述位线的区域低电阻值化，读出穿过所述位线的数据推定信号的电压值得到维持的第2数据输出信号。