[发明专利]一种利用函数回调实现可伸缩乘法的方法及系统

说明书

本发明提供了一种利用函数回调实现可伸缩乘法的方法及系统，本发明通过设计乘法模型，根据累加器最低位以及最小有效位的数值来对累加器进行累加，并将累加器进行右移，通过VHDL编码对乘法模型进行分析评估，利用ModelSim程序进行仿真，并使用优化乘法器代码中带有变量输入的函数调用来检查模拟结果，实现了乘法可伸缩性，通过将其应用在数字系统和信号处理中，可有效提高乘法效率。

技术领域

本发明涉及数字信号技术领域，更具体地，涉及一种利用函数回调实现可伸缩乘法的方法及系统。

背景技术

乘法是许多信号和图像处理应用中的基本算法之一，其对于所有类型的无线通信应用程序也是必不可少的。乘法是数学系统和信号处理的基本单位，在数字信号生成算法以及微处理器的基本计算单元中，乘法也被广泛考虑，另外在图像处理以及加密方法等许多领域中均有应用。

乘法器和加法器是数字系统和信号处理的基本运算单元，在设计一个包含乘法器和加法器的电路时，乘法器从速度、功率、面积以及复杂度等方面展示了原始设计。这是因为在加法器中添加位并生成一个通过各种方式调整的单个数字。在乘法的时候，将比特相乘以产生一个部分乘法，然后将部分乘积相加以得到最终的乘积。与加法器相比，乘法有更多的步骤，所以效率较低，导致拖慢了数字信号处理效率。

发明内容

本发明为克服上述现有技术中乘法器的乘法效率低的问题，提供一种利用函数回调实现可伸缩乘法的方法及系统，通过建立乘法的数学模型，提高数字信号处理效率。

为解决上述技术问题，本发明采用的技术方案是：提供一种利用函数回调实现可伸缩乘法的方法，包括以下步骤：

S1：输入乘法累加器P和预设值A、S；

S2：判断循环执行宽度与输入长度是否相同，如果相同，则执行结束，输出结果，否则执行步骤S3；

S3：判断累加器最低位是否为0且最小有效位是否为1，如果是，则令P＝P+A，并执行步骤S5，否则执行步骤S4；

S4：判断累加器P最低位是否为1且最小有效位是否为0，如果是，则令P＝P+S，执行步骤S5，否则直接执行步骤S5；

S5：累加器P右移，执行步骤S2。

优选地，利用回调函数作为基本操作来完成添加操作。

优选地，还包括利用ModelSim程序对8位、16位、32位进行仿真，对不同模式的输入进行性能测试。

本发明还提供了用于上述方法的利用函数回调实现可伸缩乘法的系统，包括：参数输入模块，用于输入乘法累加器P和预设值A、S；

第一累加模块，用于当累加器最低位为0且最小有效位为1时，令P＝P+A；

第二累加模块，用于当累加器P最低位为1且最小有效位为0时，令P＝P+S；

循环执行模块，用于循环执行累加操作，直至循环执行宽度与输入长度相同。

优选地，所述系统利用回调函数作为基本操作来完成添加操作。

优选地，所述系统还包括仿真模块，用于利用ModelSim程序对8位、16位、32位进行仿真，对不同模式的输入进行性能测试。

与现有技术相比，本发明的有益效果：本发明通过设计乘法模型，根据累加器最低位以及最小有效位的数值来对累加器进行累加，并将累加器进行右移，通过VHDL编码对乘法模型进行分析评估，利用ModelSim程序进行仿真，并使用优化乘法器代码中带有变量输入的函数调用来检查模拟结果，实现了乘法可伸缩性，通过将其应用在数字系统和信号处理中，可有效提高乘法效率。

附图说明