[发明专利]一种三维存储器的制备方法及三维存储器有效
申请号: | 201910804039.1 | 申请日: | 2019-08-28 |
公开(公告)号: | CN110600478B | 公开(公告)日: | 2022-03-18 |
发明(设计)人: | 李磊;王秉国;李拓;蒲浩;程诗垚 | 申请(专利权)人: | 长江存储科技有限责任公司 |
主分类号: | H01L27/1157 | 分类号: | H01L27/1157;H01L27/11582 |
代理公司: | 北京派特恩知识产权代理有限公司 11270 | 代理人: | 李梅香;张颖玲 |
地址: | 430074 湖北省武汉市洪山区东*** | 国省代码: | 湖北;42 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 三维 存储器 制备 方法 | ||
1.一种三维存储器的制备方法,其特征在于,所述三维存储器具有沟道通孔,所述方法包括以下步骤:
在所述沟道通孔内形成第一多晶硅沟道层,所述第一多晶硅沟道层具有第一阶梯覆盖率;
执行原子层沉积ALD工艺,以使所述第一多晶硅沟道层变化为第二多晶硅沟道层,并在所述第二多晶硅沟道层内壁形成氧化硅层;
所述第二多晶硅沟道层具有第二阶梯覆盖率,所述第二阶梯覆盖率大于所述第一阶梯覆盖率。
2.根据权利要求1所述的方法,其特征在于,所述第一多晶硅沟道层在所述沟道通孔顶部具有第一厚度,所述第二多晶硅沟道层在所述沟道通孔顶部具有第二厚度;所述第一厚度为所述第二厚度的1.1-1.3倍。
3.根据权利要求1所述的方法,其特征在于,所述第一多晶硅沟道层在所述沟道通孔顶部具有第一厚度,所述第二多晶硅沟道层在所述沟道通孔顶部具有第二厚度;所述第一厚度比所述第二厚度大0.5-2nm。
4.根据权利要求1所述的方法,其特征在于,所述第一多晶硅沟道层采用低压化学气相沉积LPCVD工艺形成。
5.根据权利要求1所述的方法,其特征在于,所述执行原子层沉积ALD工艺包括:在反应腔室内通入H2、O2以及HCD。
6.根据权利要求1所述的方法,其特征在于,所述执行原子层沉积ALD工艺的时间范围为1.5-4h,温度范围为580-630℃。
7.根据权利要求1所述的方法,其特征在于,所述沟道通孔的深宽比范围为50-100。
8.一种三维存储器,其特征在于,包括:沟道通孔,位于所述沟道通孔内的第二多晶硅沟道层,位于所述第二多晶硅沟道层内的氧化硅层;其中,
所述氧化硅层是通过原子层沉积ALD工艺形成的;
所述氧化硅层中具有与所述第二多晶硅沟道层内壁接触的第一部分,所述第一部分是在所述ALD工艺中由多晶硅氧化为氧化硅的,所述第一部分的厚度沿所述沟道通孔顶部到底部的方向减小。
9.根据权利要求8所述的三维存储器,其特征在于,所述第一部分在所述沟道通孔顶部的厚度范围为0.5-2nm。
10.根据权利要求8所述的三维存储器,其特征在于,所述第二多晶硅沟道层在所述沟道通孔顶部的厚度大于等于7nm,所述第二多晶硅沟道层的阶梯覆盖率大于等于90%。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于长江存储科技有限责任公司,未经长江存储科技有限责任公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910804039.1/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的