[发明专利]一种具有自偏置电路的低延迟失真特性的低功耗比较器有效
申请号: | 201910805369.2 | 申请日: | 2019-08-29 |
公开(公告)号: | CN112448721B | 公开(公告)日: | 2023-05-05 |
发明(设计)人: | 徐江涛;史晓琳;聂凯明;高静 | 申请(专利权)人: | 天津大学青岛海洋技术研究院 |
主分类号: | H03M1/12 | 分类号: | H03M1/12;H03K5/24 |
代理公司: | 青岛致嘉知识产权代理事务所(普通合伙) 37236 | 代理人: | 张晓艳 |
地址: | 266200 山东省青岛市鳌*** | 国省代码: | 山东;37 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 具有 偏置 电路 延迟 失真 特性 功耗 比较 | ||
1.一种具有自偏置电路的低延迟失真特性的低功耗比较器,其特征在于:由10个MOSFET晶体管M1~M10,两个电容CP和CN,六个开关SW1~SW6组成,其中M1、M3、M5、M7、M8为P型MOSFET,M2、M4、M6、M9、M10为N型MOSFET,各晶体管宽长比具体关系如下:M5/M7=M6/M10=2*M1/M8=2*M3/M8=2*M2/M9=2*M4/ M9,各MOS管栅长均为180nm;M5,M7,M8栅宽为1um;M1,M3栅宽为500nm;M6,M9,M10栅宽为700nm;M2,M4栅宽为350nm;M5源极、M7源极均与电源VDD相连,M5栅极与M7栅极相连,M5漏极与M1、M3的源极相连;M3的漏极与M4的漏极相连并作为比较器的正输出端 Voutp,M3的栅极与M4的栅极相连;M4的源极与M2的源极均与M6的漏极相连;M1的漏极与M2的漏极相连并作为比较器的负输出端Voutn,M1的栅极与M2的栅极相连;M6源极与M10源极均与GND相连;M8的栅极与M9的栅极相连并与M5、M6、M7、M10的栅极相连;M8的漏极和M9的漏极相连;开关SW1桥联在M3的漏极与栅极之间;开关SW2桥联在M1漏极与栅极之间;比较器正输入电压Vinp通过开关SW3连接到电容CP的左极板,比较器共模电压VCM通过开关SW4连接到电容CP的左极板;电容CP的右极板连接到M1的栅极;比较器负输入电压Vinn通过开关SW5连接到电容CN的右极板,比较器共模电压VCM通过开关SW6连接到电容CN的左极板;电容CN的左极板连接到M3的栅极。
2.根据权利要求1所述一种具有自偏置电路的低延迟失真特性的低功耗比较器,其特征在于:具体工作原理如下:晶体管M1~M4为比较器的输入级, M5、M6两个晶体管为比较器输入级的电流限制器,M7~M10为比较器的偏置级;晶体管M5和M6的栅极连接到偏置级中的M7 和M10,从而使流经M5,M6的电流为某一特定值,该电流与M7~M10的宽长比相关;晶体管M8、M9的栅极连接到晶体管M5、M6、M7和M10的栅极,从而形成电流镜结构,可以有效的限制通过输入级的电流;1和2为两项不交叠时钟;当1为高时,SW1、SW2、SW4、SW6闭合,共模电压VCM分别被采集到电容器CP的左极板和电容器CN的右极板;比较器的输入级的共模电压通过闭合的SW1和SW2被分别采样到电容器CP的右极板和电容器CN的左极板;在该过程中,消除了输入级两侧由于不匹配而造成的任何偏移,从而实现了比较器的自偏置;当2为高时,开关SW3和SW5处于闭合状态,其他开关处于断开状态,此时用于实现比较器的作用;当电压 Vinp和Vinn等于共模电压VCM时,输出电压等于共模电压VCM;当输入电压Vinp和Vinn不等于共模电压VCM时,输出电压以共模电压VCM为中心进行波动;两项不交叠时钟1和2周期为200ns,占空比为50%。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于天津大学青岛海洋技术研究院,未经天津大学青岛海洋技术研究院许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910805369.2/1.html,转载请声明来源钻瓜专利网。