[发明专利]一种突触模块、突触阵列以及基于突触阵列的权重调节方法

说明书

本申请实施例涉及神经网络领域。采用本发明提供的突触模块、突触阵列以及基于突触阵列的权重调节方法，通过控制突触模块中的一个开关管处于工作状态，另一个开关管处于非工作状态，进而调节突触模块中的一个忆阻器的电导，而不影响另一忆阻器的电导，实现快速调节突触权重的同时还可以减少操作过程中串扰。此外，还通过一忆阻器存储待存储数据包括的高位数据，另一忆阻器存储待存储数据包括的低位数据，扩展了忆阻器的突触分辨率。

技术领域

本发明涉及神经网络领域，尤其涉及一种突触模块、突触阵列以及基于突触阵列的权重调节方法。

背景技术

20世纪80年代，人工神经网络成为人工智能领域兴起的研究热点。由于人脑能够处理复杂的感知任务，如识别物体，理解视频和音频数据，解读语音对话等，并且处理这类感知任务所需功耗非常低。基于此，人们希望以人脑为蓝本，应用生物神经网络来建立仿人脑的神经网络系统，使其应用于新一代的计算机体系结构中，降低计算机使用功耗的同时也提高计算机的使用性能。

神经元作为构成大脑的基本单元，主要包括：树突、细胞体、轴突和突触。树突是一个神经元的信号输入模块；细胞体是输入信号积累和输出判断基体；轴突是一个神经元信号输出通路；突触是一个神经元与其他神经元通信媒介。突触对神经元间通信强度的作用主要通过调节突触权重，权重越大，神经元间的通信强度越强。

目前，神经网络突触模块主要有两种，如图1所示为一种1T1R的突触模块，通过将一个忆阻器与一个开关管串联。这种突触模块的运行速度缓慢，为了解决上述图1中突触模块运行速度缓慢的状况，还有一种如图2 所示的1T2R的突触模块，通过将两个忆阻器并联后与一个开关管串联。然而，两个忆阻器与一个开关管串联可能导致两个忆阻器之间出现串扰。

综上，为了缓解上述的串扰问题，本申请实施例提供了一种突触模块、突触阵列以及基于突触阵列的权重调节方法。

发明内容

本发明提供一种突触模块、突触阵列以及基于突触阵列的权重调节方法，以解决上述出现的串扰问题。

本申请实施例提供一种突触模块，包括：第一忆阻器、第二忆阻器、第一开关管和第二开关管；

第一开关管的第一端与第一忆阻器的第二端连接；

第二开关管的第二端与第二忆阻器的第一端连接；

第一忆阻器的第二端与第二忆阻器的第一端连接；

第一开关管的第二端接地；

第二忆阻器的第二端的端点为调节选择点，调节选择点与选择线连接。

进一步地，第一忆阻器和第二忆阻器为相变存储器或阻抗式随机存储器中的任一种。

进一步地，第一开关管和第二开关管包括选通管、二极管或三极管中的任一种。

进一步地，第一忆阻器的初始状态为高阻状态；第二忆阻器的初始状态为低阻状态。

相应地，本申请实施例还提供了一种突触阵列，包括上述的突触模块。

进一步地，该突触阵列还包括：调节选择器；该调节选择器与选择线连接，调节选择器用于控制所述选择线接地。

进一步地，突触阵列的一端连接信号输入端，突触阵列的另一端连接信号输出端；突触阵列包括n*m个突触模块，n为突触阵列的行数，m为突触阵列的列数。