[发明专利]一种具有梯形氧化槽的绝缘层上硅LDMOS晶体管

说明书

本发明公开了一种具有梯形氧化槽的绝缘层上硅LDMOS晶体管。器件的击穿电压和导通电阻等性能有待提升。本发明中梯形氧化槽靠近硅体的侧面与漂移区靠近硅体的内侧面对齐；梯形氧化槽远离硅体的侧面与漂移区远离硅体的内侧面以及漏区朝内的侧面均对齐，且梯形氧化槽远离硅体的侧面最高点与漏区的最高点等高；梯形氧化槽的顶面为斜面，且斜面靠近硅体的一端较低；源区顶面与硅体顶面、梯形氧化槽靠近硅体的侧面最高点以及漂移区靠近硅体一端的顶面对齐设置。本发明梯形沟槽的引入，使得器件硅膜层容纳载流子的能力更强，导通电阻降低，电场分布更加均匀，有效避免器件的过早击穿，并且提高器件的击穿电压。

技术领域

本发明属于半导体高压功率集成电路用器件领域，具体涉及一种具有梯形氧化槽的绝缘层上硅(Silicon-On-Insulator,SOI)横向双扩散金属氧化物半导体(LateralDouble-diffused Metal-Oxide-Semiconductor,LDMOS)晶体管。

背景技术

随着半导体工艺技术和功率集成电路的发展，对于高压大功率半导体器件的要求也越来越严苛，所以高压器件性能的提升变得尤为重要。这就意味着需要提高器件功率控制容量，如击穿电压和工作电流；并改善器件性能指标参数，如导通电阻、工作频率以及开关速度等。而LDMOS与传统MOS器件相比具有很多的优点，比如：增益大、工作效率高、线性度好、开关转换特性好以及导热性能良好。此外，沟槽技术已经被广泛研究。它巧妙地利用一个充满介质的沟槽，取代传统的硅材料，来维持大部分的表面电压。由于介质的临界电场通常比硅的临界电场大得多，器件的尺寸会大大减小。因此，如果能在现有的沟槽技术基础之上，对沟槽进行进一步的改良，使得器件的击穿电压和导通电阻等性能得到进一步提升，对扩展高压大功率器件的应用范围和促进半导体功率集成电路的发展具有积极作用。

发明内容

本发明的目的是为功率集成电路的发展提供一种具有高击穿电压、低导通电阻、高驱动能力的SOI-LDMOS晶体管。

本发明采用的技术方案如下：

本发明包括衬底层、全埋氧层、硅膜层和器件顶层。衬底层设置在最底部，掺杂类型为P型，掺杂材料为硅材料；衬底层上面为全埋氧层，全埋氧层采用二氧化硅，全埋氧层上面为硅膜层；所述的硅膜层包括源区、硅体、漂移区、梯形氧化槽和漏区；所述的漂移区设置在全埋氧层上方；硅体和漏区分设在漂移区两侧，硅体呈凹形，所述的源区设置在硅体的凹形区域内；硅体的底面以及朝内的那个外侧面均与漂移区外侧贴合设置；漏区的底面与漂移区顶面重合；所述的梯形氧化槽设置在漂移区的凹槽内；梯形氧化槽靠近硅体的侧面与漂移区靠近硅体的内侧面对齐；梯形氧化槽远离硅体的侧面与漂移区远离硅体的内侧面对齐以及漏区朝内的侧面均对齐，且梯形氧化槽远离硅体的侧面最高点与漏区的最高点等高；梯形氧化槽的底面与漂移区的凹槽底面重合；梯形氧化槽的顶面为斜面，且斜面靠近硅体的一侧较低；源区顶面与硅体顶面、梯形氧化槽靠近硅体的侧面最高点以及漂移区靠近硅体一侧的顶面对齐设置；梯形氧化槽采用二氧化硅材料，源区、硅体、漂移区和漏区均为硅材料；源区和漂移区之间的硅体形成器件沟道；硅体掺杂类型为P型；源区、漂移区和漏区的掺杂类型均为N型；所述的器件顶层包括栅氧化层、源电极、栅电极和漏电极；所述的栅氧化层位于器件沟道上方，并延伸到与梯形氧化槽上表面贴合；栅氧化层采用二氧化硅材料；所述的栅电极完全覆盖栅氧化层，并且栅电极延伸到与梯形氧化槽上表面贴合；所述的源电极位于源区上方，且与栅氧化层之间设有间距；所述的漏电极位于漏区上方。

所述的衬底层和源电极都接地。