[发明专利]金属栅MOS晶体管

说明书

本发明公开了一种金属栅MOS晶体管，包括：栅极结构、沟道区、源区和漏区。栅极结构包括栅介质层和金属栅；栅介质层形成在半导体衬底表面，被栅极结构所覆盖的半导体衬底组成沟道区；短沟道效应抑制结构设置在栅极结构中同时避免在沟道区中设置短沟道效应抑制结构；在栅介质层和所述金属栅之间设置有功函数层，短沟道效应抑制结构作为功函数层的一部分叠加在功函数层中，短沟道效应抑制结构使金属栅MOS晶体管的阈值电压增加且阈值电压增加值用以抵消沟道区的长度缩短所造成的阈值电压的减少量。本发明能抑制器件的短沟道效应，同时不会降低沟道载流子的迁移率，能提高器件的性能。

技术领域

本发明涉及一种半导体集成电路，特别涉及一种金属栅(MG)MOS晶体管。

背景技术

MOS晶体管如PMOS管和NMOS管是半导体集成电路中的基础器件，随着技术的发展，器件的关键尺寸(CD)越来越小，关键尺寸主要是指MOS晶体管的沟道区的长度。随着沟道区的长度的减小，器件的短沟道效应越来越严重；器件的短沟道效应是指源漏区对沟道区的耗尽区域逐渐增加，而栅极结构对沟道区的耗尽区域逐渐减少，这就会使得器件的实际沟道长度小于所设计的沟道区的长度，沟道能在更小的栅极电压下形成，器件的阈值电压会变低。器件的短沟道效应会使器件的性能受到严重的影响。

在现有平面MOS晶体管中，通常采用晕圈(halo)注入工艺来降低器件的短沟道效应。但是晕圈注入会将杂质注入到沟道区中，这会是沟道载流子在迁移过程中受到更多的干扰从而会影响到沟道载流子的迁移率，从而降低器件的性能如会使器件的导通电阻增加。

另外，随着器件的微缩，栅氧化层进一步缩小会带来漏电增加的问题，故栅介质层通常采用高介电常数(HK)材料，同时还会采用金属栅(MG)，包括HK和MG叠加结构的栅极结构通常称为HKMG。在现有具有HKMG的MOS晶体管中：

所述高介电常数层的材料包括二氧化硅(SiO2)，氮化硅(Si3N4)，三氧化二铝(Al2O3)，五氧化二钽(Ta2O5)，氧化钇(Y2O3)，硅酸铪氧化合物(HfSiO4)，二氧化铪(HfO2)，氧化镧(La2O3)，二氧化锆(ZrO2)，钛酸锶(SrTiO3)，硅酸锆氧化合物(ZrSiO4)等。

在所述高介电常数层和半导体衬底之间通常设置由界面层(IL)。现有工艺中，所述高介电常数层的材料通常采用HfO2，界面层通常采用SiO2。

所述栅介质层还包括由氮化钛层(TiN)和氮化钽层(TaN)组成阻障层，阻障层位于所述高介电常数层的顶部，通常阻障层会同时位于功函数层的底部，故位于栅介质层和功函数层之间的阻障层也称为底部阻障层(Bottom Barrier Metal，BBM)。

功函数层形成于底部阻障层和金属栅之间，通常在功函数层和金属栅之间还会形成有和盖帽层，盖帽层位于功函数层的顶部，通常也称为顶部阻障层(Tottom BarrierMetal，TBM)。所述金属栅的材料能采用Al或钨或铜等。所述盖帽层的材料通常采用TiN或者为TiN和Ti的叠加层。

功函数层则会根据MOS晶体管的类型不同而不同：

对于P型MOS晶体管即PMOS管，功函数层为P型功函数层，P型功函数层的功函数半导体衬底如硅衬底的价带附近，现有技术中P型功函数层通常采用TiN。

同样道理，对于N型MOS晶体管即NMOS管，功函数层为N型功函数层，N型功函数层的功函数半导体衬底如硅衬底的导带附近，现有技术中N型功函数层通常采用TiAl。

现有平面MOS晶体管的栅极结构仅从一个面对沟道区进行控制，随着半导体工艺不断发展，如当工艺节点缩小到25nm以下时，现有平面MOS晶体管会出现漏电较大的问题，通常会采用鳍式MOS晶体管(FinFET)。FinFET中的沟道区的掺杂浓度会较低，如果在FinFET中进行halo注入来抑制短沟道效应，对器件的沟道载流子的迁移率会有较大的影响，不利于器件的性能的提升。

发明内容