[发明专利]静电放电(ESD)保护电路和免受静电放电影响的方法

说明书

一种静电放电(ESD)保护电路(用于半导体系统中的受保护器件，受保护器件耦合在第一节点和第一参考电压之间)包括：耦合在第一节点和第一参考电压之间的ESD器件；包括第一输入和输出的逻辑块，第一输入耦合到第二参考电压，并且输出端耦合到ESD器件的输入端，以及耦合在第一节点和逻辑块的第二输入端之间的反馈控制电路。本发明的实施例涉及静电放电(ESD)保护电路和免受静电放电影响的方法。

技术领域

本发明的实施例涉及静电放电(ESD)保护电路和免受静电放电影响的方法。

背景技术

静电放电(ESD)事件，例如，ESD脉冲或ESD尖峰，是静电电荷经由导电材料从非导电表面迁移的现象。例如，在较高的相对湿度下在地毯上行走的人体上可以产生数百到数千伏的静电电压，而在较低的相对湿度下可以产生超过10,000伏的静电电压。同样，可以在用于封装或测试集成电路的机器中产生数百到数千伏的静电电压。因此，当人体或携带静电电荷的机器接触半导体系统时，半导体系统受到大的瞬态ESD电流。

随着半导体系统(例如，集成电路(IC)器件)的持续小型化，目前的趋势是生产具有越来越小的组件的集成电路，例如，较浅的结深度、较薄的栅极氧化物、轻掺杂漏极(LDD)结构、浅沟槽隔离(STI)结构、自对准硅化物(自对准硅化物)工艺等，所有这些都用于先进的互补金属氧化物半导体(CMOS)技术。由于ESD事件，所得到的半导体系统越来越容易受到损坏。例如，栅极电介质特别容易受到ESD损坏。因此，ESD保护电路被构建在芯片上，以通过向地面传导ESD电流来保护半导体系统中的器件和电路免受ESD损坏。

发明内容

本发明的实施例提供了一种用于半导体系统中的受保护器件的静电放电(ESD)保护电路，所述受保护器件耦合在第一节点和第一参考电压之间，所述静电放电保护电路包括：静电放电器件，耦合在所述第一节点和所述第一参考电压之间；逻辑块，包括第一输入和输出，所述第一输入耦合到第二参考电压，并且所述输出耦合到所述静电放电器件的输入，以及反馈控制电路，耦合在所述第一节点和所述逻辑块的第二输入之间。

本发明的另一实施例提供了一种保护半导体系统中的器件(受保护器件)免受静电放电(ESD)影响的方法，所述受保护器件耦合在第一节点和第一参考电压之间，所述方法包括：在所述第一节点和所述第一参考电压之间耦合静电放电器件；将逻辑块的第一输入耦合到第二参考电压；将所述逻辑块的输出耦合到所述静电放电器件的输入；在所述第一节点和所述逻辑块的第二输入之间耦合反馈控制电路；以及使用所述逻辑块将所述静电放电器件的输入有源地耦合到所述第二参考电压。

本发明的另一实施例提供了一种用于半导体系统中的受保护器件的静电放电(ESD)保护电路，所述受保护器件耦合在第一节点和第一参考电压之间，所述静电放电保护电路包括：静电放电器件，耦合在所述第一节点和所述第一参考电压之间；分流器件，耦合在所述受保护器件的输入和所述第一参考电压之间；以及反馈控制电路，耦合在所述第一节点和所述分流器件的输入之间。

附图说明

当结合附图进行阅读时，从以下详细描述可以最佳理解本发明的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1是根据一些实施例的半导体系统的框图。

图2A(1)是根据一些实施例的半导体系统的框图。

图2A(2)是根据一些实施例的半导体系统的电路图。

图2A(3)是根据一些实施例的晶体管级电路图。

图2B(1)是根据一些实施例的半导体系统的框图。

图2B(2)是根据一些实施例的半导体系统的电路图。

图2C(1)是根据一些实施例的半导体系统的框图。