[发明专利]半导体装置及半导体装置的制造方法

权利要求书

1.一种处理器，包括：

寄存器阵列；

算术逻辑单元，操作地连接到所述寄存器阵列；以及

指令寄存器，操作地连接到所述算术逻辑单元，

其中所述处理器的一部分包括第一晶体管和第二晶体管，以及

其中所述第一晶体管的栅电极电连接到所述第二晶体管的源电极和漏电极之一。

2.一种处理器，包括：

寄存器阵列；

算术逻辑单元，操作地连接到所述寄存器阵列；以及

指令寄存器，操作地连接到所述算术逻辑单元，

其中所述处理器的一部分包括第一晶体管和第二晶体管，

其中所述第一晶体管的栅电极电连接到所述第二晶体管的源电极和漏电极之一，以及

其中在所述第二晶体管的栅极绝缘层上形成所述第二晶体管的栅电极。

3.如权利要求1或2所述的处理器，

其中所述第二晶体管的所述源电极和所述漏电极嵌在绝缘层中，以及

其中在所述绝缘层的上表面与所述第二晶体管的所述源电极和所述漏电极的上表面之间存在高度差。

4.如权利要求3所述的处理器，

其中所述绝缘层的所述上表面与所述第二晶体管的沟道形成区接触，以及

其中所述绝缘层的所述上表面具有1nm或更少的均方根粗糙度。

5.如权利要求3所述的处理器，其中所述绝缘层的所述上表面与所述第二晶体管的所述源电极和所述漏电极的所述上表面之间的所述高度差是5nm或更多。

6.如权利要求3所述的处理器，其中所述绝缘层的所述上表面与所述第二晶体管的所述源电极和所述漏电极的所述上表面之间的所述高度差是20nm或更少。

7.如权利要求3所述的处理器，其中所述第二晶体管的所述源电极和所述漏电极的所述上表面部分地被所述绝缘层覆盖。

8.如权利要求1或2所述的处理器，其中所述处理器是CPU。

9.如权利要求1或2所述的处理器，还包括：

半导体衬底，其中在所述半导体衬底中形成所述第一晶体管的沟道形成区；以及

在所述第一晶体管上的层间绝缘层，其中在所述层间绝缘层上形成所述第二晶体管。

10.如权利要求1或2所述的处理器，还包括：

绝缘衬底，其中所述第一晶体管包括半导体层，所述半导体层包括沟道形成区，并且其中在所述绝缘衬底上形成所述半导体层；以及

在所述第一晶体管上的层间绝缘层，其中在所述层间绝缘层上形成所述第二晶体管。

11.如权利要求1或2所述的处理器，

其中所述第一晶体管的沟道形成区包括硅，以及

其中所述第二晶体管的沟道形成区包括氧化物半导体。