[发明专利]时间编码解调处理电路及方法

权利要求书

1.一种时间编码解调处理电路，与像素单元连接，其特征在于，包括：

采样电路，经配置以对所述像素单元检测到的反射光束的光子事件进行采样，以形成帧周期单光子计数时序串；

直方图存储器，经配置以存储将绘制的包含多个直方图时间单元的直方图；

时间编码序列控制存储器，经配置以存储预先写入的所述帧周期单光子计数时序串与需要开启的所述直方图时间单元之间的对应关系；

时间编码序列控制器，经配置以根据所述时间编码序列控制存储器中保存的所述对应关系，控制所述帧周期单光子计数时序串进入相应的所述直方图时间单元中进行叠加以绘制所述直方图，由此实现以时间编码连续单光子计数叠加的方式绘制直方图；其中，对于要绘制的直方图时间单元而言，根据光子脉冲串发射时的时间编码进行叠加绘制，每个需要开启的直方图时间单元在执行叠加计算时所需要的那个时序串中的对应时间单元根据所述时间编码确定，从而根据所述对应关系，控制对应时间单元的光子计数值进入需要开启的直方图时间单元中进行叠加。

2.如权利要求1所述的时间编码解调处理电路，其特征在于，所述处理电路经配置以确定所述直方图中的脉冲波形对应的时间；并根据所述脉冲波形对应的时间确定飞行时间。

3.如权利要求1所述的时间编码解调处理电路，其特征在于，所述时间编码为规则时间编码[，2，3，…，(n-1)]，其中为脉冲周期，n为脉冲串包含的脉冲的数量。

4.如权利要求1所述的时间编码解调处理电路，其特征在于，所述时间编码为随机时间编码[∆t₁，∆t₁+∆t₂，∆t₁+∆t₂+∆t₃，…，∆t₁+∆t₂…+∆t_(n-1)]，∆t_i表示第i个脉冲与第(i+1)个脉冲的时间间隔，i=1,2,…(n-1)，其中n为脉冲串包含的脉冲的数量。

5.如权利要求1所述的时间编码解调处理电路，其特征在于，所述时间编码为双重随机时间编码，包括第一随机时间编码[∆t₁，∆t₁+∆t₂，∆t₁+∆t₂+∆t₃，…，∆t₁+∆t₂…+∆t_(n-1)]以及第二随机时间编码[∆T₁，∆T₁+∆T₂，∆T₁+∆T₂+∆T₃，…，∆T₁+∆T₂…+∆T_(N-1)]，其中∆t_i表示脉冲组内第i个脉冲与第(i+1)个脉冲的时间间隔，i=1,2,…(n-1)，n为所述脉冲组内脉冲的数量；∆T_j表示第j个所述脉冲组与第(j+1)个所述脉冲组的时间间隔，j=1,2,…(N-1)，N代表所述脉冲组的数量。

6.一种时间编码解调处理方法，其特征在于，包括如下步骤：

预先将帧周期单光子计数时序串与需要开启的直方图存储器中的直方图时间单元之间的对应关系写入时间编码序列控制存储器中；

由采样电路对像素单元检测到的反射光束的光子事件进行采样，以形成所述帧周期单光子计数时序串；

由时间编码序列控制器根据所述时间编码序列控制存储器中保存的所述对应关系，以控制所述帧周期单光子计数时序串进入所述直方图存储器中的直方图时间单元中进行叠加以绘制直方图，由此实现以时间编码连续单光子计数叠加的方式绘制直方图；其中，对于要绘制的直方图时间单元而言，根据光子脉冲串发射时的时间编码进行叠加绘制，每个需要开启的直方图时间单元在执行叠加计算时所需要的那个时序串中的对应时间单元根据所述时间编码确定，从而根据所述对应关系，控制对应时间单元的光子计数值进入需要开启的直方图时间单元中进行叠加。