[发明专利]时间编码解调处理电路及方法

权利要求书

1.一种时间编码解调处理电路，与像素单元连接，其特征在于，包括：

采样电路，经配置以对所述像素单元检测到的反射光束的光子事件进行采样，以形成单光子计数时序串；

时序串存储器，经配置以保存所述单光子计数时序串；

时间编码序列存储器，经配置以保存预先写入的时间编码序列；

读出地址寄存器，经配置以存储需要读出来的所述时序串存储器中内存单元的地址，所述地址会根据所述时间编码序列自动跳变到下一个需要读取的地址；其中，所述时序串存储器中相应地址上的数据根据所述读出地址寄存器中的地址读出；

加法寄存器，经配置以执行其当前保存的数据与所述时序串存储器读出的数据之间的加法运算；

直方图存储器，经配置以存储根据所述加法寄存器的运算结果绘制的直方图；

直方图时间单元计数器，经配置以存储当前绘制的直方图时间单元的编号，并当当前直方图时间单元绘制结束后使所述编号自动加1。

2.如权利要求1所述的时间编码解调处理电路，其特征在于，所述处理电路经配置以确定所述直方图中的脉冲波形对应的时间；并根据所述脉冲波形对应的时间确定飞行时间。

3.如权利要求1所述的时间编码解调处理电路，其特征在于，所述时间编码为规则时间编码[Δt，2Δt，3Δt，…，(n-1)Δt]，其中Δt为脉冲周期，n为脉冲串包含的脉冲的数量；

其中所述直方图依据以下方式进行绘制：以当前要绘制所述直方图中的时间单元为起始单元，将所述时序串中后续与所述起始单元相隔整数个Δt的所有时间单元中的光子计数值与所述起始单元中的光子计数值进行叠加，叠加后的光子计数作为所述起始单元的光子计数数值。

4.如权利要求1所述的时间编码解调处理电路，其特征在于，所述时间编码为随机时间编码[Δt₁，Δt₁+Δt₂，Δt₁+Δt₂+Δt₃，…，Δt₁+Δt₂…+Δt_(n-1)]，Δt_i表示第i个脉冲与第(i+1)个脉冲的时间间隔，i＝1,2,…(n-1)，其中n为脉冲串包含的脉冲的数量；

其中所述直方图依据以下方式进行绘制：以当前要绘制所述直方图中的时间单元为起始单元，将所述时序串中后续与所述起始单元相隔Δt₁，Δt₁+Δt₂，Δt₁+Δt₂+Δt₃，…，Δt₁+Δt₂…+Δt_(n-1)的所有时间单元中的光子计数值与所述起始单元中的光子计数值进行叠加，叠加后的光子计数作为所述起始时间单元的光子计数数值。