[发明专利]用于改进的鳍临界尺寸控制的结构和方法

说明书

本公开涉及用于改进的鳍临界尺寸控制的结构和方法。一种半导体结构，包括：有源半导体鳍，具有第一高度；虚设半导体鳍，与有源半导体鳍相邻，并且具有小于所述第一高度的第二高度；隔离结构，位于有源半导体鳍和虚设半导体鳍之间；以及电介质帽盖，位于虚设半导体鳍上方。电介质帽盖与有源半导体鳍分离。

技术领域

本公开总体涉及用于改进的鳍临界尺寸控制的结构和方法。

背景技术

半导体工业经历了快速增长。在增长过程中，半导体器件的功能密度增加，而特征尺寸或几何形状减小。已经开发了鳍式场效应晶体管(FinFET)以满足对集成电路的持续缩小的需要以及对提高集成电路速度的不断增长的需求。在FinFET中，沟道被形成为从衬底和栅极的表面延伸的鳍形结构，其控制FinFET中围绕沟道的侧面的电流。FinFET架构提供了与平面FET对应物相比改进的器件静电控制。

发明内容

根据本公开的一个实施例，提供了一种半导体结构，包括：有源半导体鳍，具有第一高度；虚设半导体鳍，与所述有源半导体鳍相邻，所述虚设半导体鳍具有小于所述第一高度的第二高度；隔离结构，位于所述有源半导体鳍和所述虚设半导体鳍之间；以及电介质帽盖，位于所述虚设半导体鳍上方，其中，所述电介质帽盖与所述有源半导体鳍分离。

根据本公开的另一实施例，提供了一种半导体结构，包括：衬底；多个有源半导体鳍，其中，所述多个有源半导体鳍中的每个有源半导体鳍具有第一高度；多个虚设半导体鳍，其中，所述多个虚设半导体鳍中的每个虚设半导体鳍具有小于所述第一高度的第二高度；多个隔离结构，位于所述衬底上，其中，所述多个隔离结构中的每个隔离结构将所述多个有源半导体鳍中的相应的有源半导体鳍或所述多个虚设半导体鳍中的相应的虚设半导体鳍彼此分离；以及电介质帽盖，位于所述多个虚设半导体鳍上方，其中，所述电介质帽盖与所述多个有源半导体鳍间隔开。

根据本公开的又一实施例，提供了一种形成半导体结构的方法，包括：蚀刻半导体衬底以形成多个半导体鳍；在所述多个半导体鳍之间的沟槽中形成浅沟槽隔离(STI)结构；凹陷所述多个半导体鳍中的至少一个半导体鳍以形成至少一个虚设半导体鳍；在所述至少一个虚设半导体鳍和所述多个半导体鳍中的未被凹陷的半导体鳍上方形成电介质帽盖层；以及图案化所述电介质帽盖层以从除了所述至少一个虚设半导体鳍之外的所述多个半导体鳍中的未被凹陷的半导体鳍移除所述电介质帽盖层。

附图说明

当结合附图阅读时，从以下详细描述中可以最好地理解本公开。强调的是，根据惯例，附图的各种特征不一定按比例绘制。相反，为了清楚起见，可以任意放大或缩小各种特征的尺寸和(一个或多个)空间关系。贯穿说明书和附图，相同的附图标记表示相同的特征。

图1是根据一些实施例的FinFET的透视图。

图2是根据一些实施例的用于制造半导体结构的方法的流程图。

图3A是在半导体衬底上形成掩模层、心轴材料层和抗蚀剂层的堆叠之后的半导体结构的顶视图。

图3B是沿线B-B’的图3A的半导体结构的截面图。

图4A是根据一些实施例的在形成心轴结构之后的图3A的半导体结构的顶视图。

图4B是沿线B-B’的图4A的半导体结构的截面图。

图5A是根据一些实施例的在心轴结构的侧壁上形成间隔件之后的图4A的半导体结构的顶视图。

图5B是沿线B-B’的图5A的半导体结构的截面图。

图6A是根据一些实施例的在形成图案化掩模层之后的图5A的半导体结构的顶视图。

图6B是沿线B-B’的图6A的半导体结构的截面图。

图7A是根据一些实施例的在形成半导体鳍之后的图6A的半导体结构的顶视图。