[发明专利]半导体器件和制造半导体器件的方法

说明书

一种方法包括提供一种结构，该结构具有位于衬底上方并且总体沿第一方向纵向定向的第一和第二鳍，以及位于第一和第二鳍上方的源极/漏极(S/D)部件；形成覆盖S/D部件的层间介电(ILD)层；至少对S/D部件之间的区域实施第一蚀刻工艺，从而在ILD层中形成沟槽；在沟槽中沉积介电材料；实施第二蚀刻工艺以选择性地使介电材料凹进；并且实施第三蚀刻工艺以选择性地使ILD层凹进，从而形成暴露S/D部件的接触孔。本发明还涉及半导体器件和制造半导体器件的方法。

技术领域

本发明的实施例涉及半导体器件和制造半导体器件的方法。

背景技术

半导体集成电路(IC)行业经历了指数型增长。IC材料和设计中的技术进步已经产生了多代IC，其中，每一代都比上一代具有更小且更复杂的电路。在IC演变过程中，功能密度(即，每芯片区域的互连器件的数量)通常增加，而几何尺寸(即，使用制造工艺可产生的最小组件(或线))已经减小。这种按比例缩小工艺通常通过提高生产效率和降低相关成本来提供益处。这种按比例缩小也增加了处理和制造IC的复杂性。

在一些IC设计中，随着技术节点缩小而实现的一项进步是用金属栅极替换典型的多晶硅栅极，以通过减小部件尺寸来改善器件性能。形成金属栅极的一个工艺称为替换栅极或“后栅极”工艺，其中，金属栅极“后”制造，这允许减少后续工艺的数量，包括高温工艺，这必须在形成栅极之后实施。举例来说，金属栅极制造工艺可以包括金属栅极结构沉积以及随后的金属栅极结构切割工艺。然而，实现这种IC制造工艺存在挑战，特别是填充在金属栅极段之间用于隔离的介电材料可以延伸到源极/漏极(S/D)区域之间的层间介电(ILD)层中。在S/D接触件形成期间，介电材料的存在减少了S/D接触件接合区域并且增大了S/D接触电阻，这也恶化了器件集成。本发明的目的旨在解决该问题等。

发明内容

本发明的实施例提供了一种制造半导体器件的方法，包括：提供一种结构，所述结构具有：衬底；鳍，位于衬底上方并且总体沿第一方向纵向定向；源极/漏极(S/D)部件，位于所述鳍上方；第一介电层，覆盖所述S/D部件的顶面和侧壁；隔离部件，嵌入在所述第一介电层中，其中，所述隔离部件的顶面位于所述S/D部件之上；以及第二介电层，覆盖所述第一介电层和所述隔离部件；实施第一蚀刻工艺以使所述第二介电层凹进以暴露所述隔离部件；实施第二蚀刻工艺以选择性地使所述隔离部件凹进；以及实施第三蚀刻工艺以使所述第一介电层凹进以暴露所述S/D部件。

本发明的另一实施例提供了一种制造半导体器件的方法，包括：在衬底上形成第一鳍和第二鳍，所述第一鳍和所述第二鳍具有栅极区域和源极/漏极(S/D)区域；在所述栅极区域中的所述第一鳍和所述第二鳍上方形成栅极结构；在所述第一鳍和所述第二鳍之间沉积介电层，所述介电层覆盖所述栅极结构的侧壁；实施蚀刻工艺以形成划分所述栅极结构的沟槽，所述沟槽延伸到所述第一鳍和所述第二鳍之间的所述介电层的区域中；用介电材料填充所述沟槽；选择性地蚀刻所述介电材料；选择性地蚀刻所述介电层；以及在所述S/D区域中的所述第一鳍和所述第二鳍的顶上沉积与介电材料直接接触的导电材料。

本发明的又一实施例提供了一种半导体器件，包括：衬底；鳍，从所述衬底突出；外延源极/漏极(S/D)部件，位于所述鳍上方；介电部件，与所述外延S/D部件相邻，其中，所述介电部件位于所述外延S/D部件的面向上的侧壁之下；以及导电部件，与所述外延S/D部件和所述介电部件直接接触。

附图说明

当结合附图进行阅读时，从以下详细描述可以最佳理解本发明的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1A示出了根据本发明的各个方面的利用切割金属栅极工艺实现的半导体结构的顶视图。

图1B、图1C和图1D示出了根据一些实施例的图1A中的结构的截面图。

图2A、图2B和图2C示出了根据本发明的各个方面的用于形成图1A至图1D中所示的结构的方法的流程图。