[发明专利]一种数据编码方法、同步方法、系统及通信系统

说明书

本发明公开了一种数据编码方法、同步方法、系统及通信系统，涉及通信技术领域。数据编码方法包括：对待编码数据进行前向纠错FEC编码，得到连续的FEC码字；在每个FEC码字中，M个校验块均位于数据块之前，M个校验块的同步字头依序组成同步码字，且连续S个同步字头依序组成的搜索码均不相同，Log₂M+2X+1＜S≤M，X为能够容忍的错误同步字头的数量；指定的校验块携带该FEC码字的序号；其中，FEC码字的序号依序增加。本发明实现FEC码字的快速同步。

技术领域

本发明涉及通信技术领域，具体是涉及一种数据编码方法、同步方法、系统及通信系统。

背景技术

10G以太网无源光网络(Ethernet Passive Optical Network，EPON)系统(协议标准IEEE 802.3第76章节)采用的前向纠错(Forward Error Correction，FEC)算法为里德-所罗门码(Reed-Solomon，RS)(255，223)，如附图1所示，第一个FEC码字(Codeword1)包括25个数据块和4个校验块，第二个FEC码字(Codeword2)由27个数据块(Data Block)和4个校验块(Parity Block)组成，每个块均为66比特(bit)。

参见图1所示，为了保证10G EPON系统中FEC码字同步(即找到连续两个FEC码字的边界位置)以及区分数据块和校验块，在每个数据块中，每个块的66bit中高2比特(即数据块的同步字头)为01或者10；在第一、第二FEC码字中的4个校验块中，每个块的66bit中高2比特(即校验块的同步字头)分别固定为00,11,11,00。在第一个FEC码字之前还需要增加突发定界符(Burst Delimiter)以及位于25个数据块之前的2×66bit的空闲(idle)块的额外开销。

接收机为了实现FEC码字的同步，需要寻找突发定界符，匹配2×66bit的空闲块、25个数据块的同步字头(01或者10)以及4个校验块的同步字头00,11,11,00，27个数据块的同步字头(01或者10)以及4个校验块的同步字头00,11,11,00。当连续2个FEC码字的同步字头都匹配时，则同步成功。该同步流程非常复杂，不仅要比较66bit的突发定界符和2×66bit的空闲块，还需要比较52块同步头中不确定的数据块同步字头(10或者01)，由于待比较的数据块的同步头不是固定值，电路实现起来较为困难，资源消耗较大，且容易与数据块中的01或10发生碰撞，导致同步时间长，准确度低且可能造成误判。同时如果突发定界符出现错误或者丢失，则整个突发都因无法找到突发定界符导致同步失败，将丢弃后续所有的FEC码字。

在下一代无源光网络(Passive Optical Network，PON)中，例如25G/50G/100GPON，要求带宽利用率尽可能高且同步时间尽可能短，但10G EPON系统中FEC码字的同步时间长，额外开销大且FEC增益能力有限，无法满足应用需求。

发明内容

针对现有技术中存在的缺陷，本发明的目的在于提供一种数据编码方法、同步方法、系统及通信系统，实现FEC码字的快速同步。

本发明提供一种数据编码方法，其包括：

对待编码数据进行前向纠错FEC编码，得到连续的FEC码字；

在每个FEC码字中，M个校验块均位于数据块之前，M个校验块的同步字头依序组成同步码字，且连续S个同步字头依序组成的搜索码均不相同，Log₂M+2X+1＜S≤M，X为能够容忍的错误同步字头的数量；指定的校验块携带该FEC码字的序号；

其中，FEC码字的序号依序增加。

在上述技术方案的基础上，在每个FEC码字中，所述数据块和校验块的比特数量均相同，所述指定的校验块为最后一个所述校验块。

在上述技术方案的基础上，在每个FEC码字中，所述数据块和校验块均为66比特；