[发明专利]半导体结构及其制备方法、存储装置

说明书

本公开提供了一种半导体结构及其制备方法、存储装置，属于半导体技术领域。该半导体结构包半导体层、第一栅极结构、第二栅极结构、第三栅极结构和隔离结构，其中，半导体层形成有隔离沟槽和多个具有一长轴方向的有源区；第一栅极结构至少部分设于沿长轴方向的两个有源区之间的隔离沟槽中；第二栅极结构设于有源区内；第三栅极结构设于隔离沟槽中，且连接第一栅极结构和第二栅极结构；隔离结构覆盖第一栅极结构和第三栅极结构以外的隔离沟槽，且隔离结构设置有气隙层；其中，任一有源区在衬底基板上的正投影，被与该有源区相邻的气隙层、第一栅极结构和第三栅极结构共同在衬底基板上的正投影包围。该半导体结构能够降低行锤效应。

技术领域

本公开涉及半导体技术领域，尤其涉及一种半导体结构及其制备方法、存储装置。

背景技术

动态随机存取存储器(DRAM)中包括有源区域(Active Area)和浅槽隔离(shallowtrench isolation)区域。其中，源通栅极(active passing gate，APG)设于有源区域，用于控制有源区域中的凹槽通道晶体管的导通或者截止。场通栅极(field pass gate，FPG)设于浅槽隔离区域且与有源区域相邻，用于连通不同有源区域中的源通栅极。

随着存储器的尺寸减小，场通栅极与有源区域之间的耦合作用更强，这导致有源区域中的电荷在耦合作用下向场通栅极一侧转移更严重，容易导致连接于有源区域中的存储电容的电性状态发生改变，导致存储器中的数据丢失或者被干扰。

所述背景技术部分公开的上述信息仅用于加强对本公开的背景的理解，因此它可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本公开的目的在于提供一种半导体结构及其制备方法、存储装置，降低半导体结构的行锤效应。

为实现上述发明目的，本公开采用如下技术方案：

根据本公开的第一个方面，提供一种半导体结构的制备方法，包括：

在衬底基板的一侧形成半导体层，

在所述半导体层远离所述衬底基板的表面形成隔离沟槽，且所述隔离沟槽使得所述半导体层远离所述衬底基板的部分被分割为多个有源区；

形成第一绝缘材料层，所述第一绝缘材料层覆盖所述隔离沟槽远离所述衬底基板的表面；

形成牺牲材料层，所述牺牲材料层覆盖所述第一绝缘材料层远离所述衬底基板的表面；

形成第二绝缘材料层，所述第二绝缘材料层覆盖所述牺牲材料层远离所述衬底基板的表面；

去除全部或者部分所述牺牲材料层，以在所述第一绝缘材料层和所述第二绝缘材料层之间形成气隙层；

形成封闭所述气隙层的开口的第三绝缘材料层；

形成栅极结构，所述栅极结构穿过所述隔离沟槽和所述有源区。

在本公开的一种示例性实施例中，形成牺牲材料层包括：

形成厚度为2～20nm的所述牺牲材料层，所述牺牲材料层的厚度为所述牺牲材料层在垂直于所述牺牲材料层的表面的方向的尺寸。

在本公开的一种示例性实施例中，形成第一绝缘材料层包括：

使用介电常数小于3.5的绝缘材料形成所述第一绝缘材料层；

形成第二绝缘材料层包括：

使用与所述第一绝缘材料层相同的绝缘材料形成所述第二绝缘材料层。

在本公开的一种示例性实施例中，去除全部或者部分所述牺牲材料层包括：