[发明专利]乘法器、数据处理方法、芯片及电子设备

权利要求书

1.一种乘法器，其特征在于，所述乘法器包括：修正正则有符号数编码电路和修正压缩电路，所述修正正则有符号数编码电路的输出端与所述修正压缩电路的输入端连接；其中，所述修正正则有符号数编码电路中包括第一输入端，用于接收功能选择模式信号；所述修正压缩电路中包括第一输入端，用于接收所述功能选择模式信号；所述功能选择模式信号用于确定所述乘法器可处理的数据位宽。

2.根据权利要求1所述的乘法器，其特征在于，所述修正正则有符号数编码电路包括编码处理支路以及部分积获取支路，所述编码处理支路用于对接收到的数据进行正则有符号数编码处理，得到目标编码，所述部分积获取支路用于根据所述目标编码得到符号位扩展后的部分积，并根据所述符号位扩展后的部分积得到目标编码的部分积，所述修正压缩电路用于对所述目标编码的部分积进行累加处理，得到目标运算结果。

3.根据权利要求1或2所述的乘法器，其特征在于，所述编码处理支路包括修正正则有符号数编码单元，所述部分积获取支路包括低位部分积获取单元、低位选择器组单元、高位部分积获取单元以及高位选择器组单元；所述修正正则有符号数编码单元的第一输出端与所述低位部分积获取单元的第一输入端连接，所述低位选择器组单元的输出端与所述低位部分积获取单元的第二输入端连接，所述修正正则有符号数编码单元的第二输出端与所述高位部分积获取单元的第一输入端连接，所述高位选择器组单元的输出端与所述高位部分积获取单元的第二输入端连接；

其中，所述修正正则有符号数编码单元用于对接收到的第一数据进行正则有符号数编码处理，以及根据接收到的所述功能选择模式信号，确定所述乘法器可处理数据的位宽，并根据所述乘法器可处理数据的位宽得到目标编码，所述低位部分积获取单元用于根据接收到的所述目标编码中的低位目标编码以及第二数据，得到符号位扩展后的低位部分积，并根据所述符号位扩展后的低位部分积得到目标编码的低位部分积，所述低位选择器组单元用于选通所述符号位扩展后的低位部分积中的数值，所述高位部分积获取单元用于根据接收到的所述目标编码中的高位目标编码以及所述第二数据，得到符号位扩展后的高位部分积，并根据所述符号位扩展后的高位部分积得到目标编码的高位部分积，所述高位选择器组单元用于选通所述符号位扩展后的高位部分积中的数值。

4.根据权利要求3所述的乘法器，其特征在于，所述修正正则有符号数编码单元包括：第一数据输入端口、第一模式选择信号输入端口、低位目标编码输出端口以及高位目标编码输出端口；所述第一数据输入端口用于接收所述第一数据，所述第一模式选择信号输入端口用于接收所述功能选择模式信号，所述低位目标编码输出端口用于输出对所述第一数据进行正则有符号数编码处理后得到的所述低位目标编码，所述高位目标编码输出端口用于输出对所述第一数据进行正则有符号数编码处理后得到的所述高位目标编码。

5.根据权利要求3或4所述的乘法器，其特征在于，所述低位部分积获取单元包括：低位目标编码输入端口、第一选通数值输入端口、第二模式选择信号输入端口、第二数据输入端口以及低位部分积输出端口；所述低位目标编码输入端口用于接收所述低位目标编码，所述第一选通数值输入端口用于接收所述低位选择器组单元选通后，输出的所述符号位扩展后的低位部分积中包含的数值，所述第二模式选择信号输入端口用于接收所述功能选择模式信号，所述第二数据输入端口用于接收所述第二数据，所述低位部分积输出端口用于输出所述目标编码的低位部分积。

6.根据权利要求3至5中任一项所述的乘法器，其特征在于，所述低位选择器组单元包括：低位选择器，所述低位选择器用于对所述符号位扩展后的低位部分积中的数值进行选通。