[发明专利]像素驱动电路、显示面板和像素驱动电路的驱动方法

权利要求书

1.一种像素驱动电路，其特征在于，包括：

驱动模块，所述驱动模块用于驱动发光器件发光；

数据写入模块，所述数据写入模块用于将数据信号写入所述驱动模块的控制端；

存储模块，所述存储模块用于维持所述驱动模块的控制端的电位；

第一电源控制模块，所述第一电源控制模块的一端输入第一电源信号，所述第一电源控制模块的另一端连接所述存储模块和所述驱动模块，所述第一电源控制模块用于当像素驱动电路正常工作时，控制第一电源信号与存储模块导通，以及控制第一电源信号与驱动模块导通；当像素驱动电路工作异常时，控制第一电源信号与存储模块断开，以及控制电源信号与驱动模块断开。

2.根据权利要求1所述的像素驱动电路，其特征在于，所述第一电源控制模块包括至少一个第一晶体管，所述第一晶体管的第一端接入所述第一电源信号，所述第一晶体管的第二端与所述存储模块的所述第一电源端电连接。

3.根据权利要求1所述的像素驱动电路，其特征在于，还包括：

第二电源控制模块，所述第二电源控制模块用于控制第二电源信号是否接至所述存储模块的第二电源端；

所述第二电源控制模块包括至少一个第二晶体管，所述第二晶体管的第一端接入所述第二电源信号，所述第二晶体管的第二端与所述存储模块的所述第二电源端电连接。

4.根据权利要求3所述的像素驱动电路，其特征在于，还包括：

使能模块，所述使能模块用于控制所述第一电源控制模块和所述第二电源控制模块是否导通。

5.根据权利要求4所述的像素驱动电路，其特征在于，所述使能模块包括第三晶体管和第四晶体管；

所述第三晶体管的控制端接入第一使能信号，所述第三晶体管的第一端接入所述第一电源信号；

所述第四晶体管的控制端接入第二使能信号，所述第四晶体管的第一端与所述第三晶体管的第二端电连接，所述第四晶体管的第二端接入所述第二电源信号；

所述第一电源控制模块的控制端和所述第二电源控制模块的控制端均与所述第三晶体管的第二端电连接。

6.根据权利要求4所述的像素驱动电路，其特征在于，所述使能模块包括第三晶体管、第四晶体管和第一反相器；

所述第三晶体管的控制端接入第一使能信号，所述第三晶体管的第一端接入所述第一电源信号；

所述第四晶体管的控制端接入第二使能信号，所述第四晶体管的第一端与所述第三晶体管的第二端电连接，所述第四晶体管的第二端接入所述第二电源信号；

所述第一反相器的反相输入端与所述第三晶体管的第二端以及所述第二电源控制模块的控制端电连接，所述第一反相器的反相输出端与所述第一电源控制模块的控制端电连接。

7.根据权利要求5或6所述的像素驱动电路，其特征在于，所述使能模块还包括第二反相器和第三反相器；

所述第二反相器的反相输入端与所述第三晶体管的第二端电连接，所述第三反相器的反相输入端与所述第二反相器的反相输出端电连接，所述第三反相器的反相输出端与所述第二电源控制模块的控制端电连接。

8.根据权利要求1所述的像素驱动电路，其特征在于，所述数据写入模块的控制端接入扫描信号，所述数据写入模块的第一端接入所述数据信号；

所述存储模块的数据写入端与所述数据写入模块的第二端电连接，所述存储模块的驱动控制端与所述驱动模块的控制端电连接；

其中，所述存储模块包括第五晶体管、第六晶体管、第七晶体管和第八晶体管；

所述第五晶体管的第一端和所述第六晶体管的第一端短接后作为所述存储模块的第一电源端，所述第五晶体管的控制端、所述第六晶体管的第二端、所述第七晶体管的控制端和所述第八晶体管的第一端短接后作为所述存储模块的控制端，所述第五晶体管的第二端、所述第六晶体管的控制端、所述第七晶体管的第一端和所述第八晶体管的控制端短接后作为所述存储模块的驱动控制端，所述第七晶体管的第二端和所述第八晶体管的第二端短接后作为所述存储模块的第二电源端。