[发明专利]超多通道全同步数据采集系统

权利要求书

1.超多通道全同步数据采集系统，包括PXIe背板(1)、PXIe控制器(2)和n个PXIe数据采集卡(3)；

PXIe控制器(2)插在PXIe背板(1)上的系统槽内，任意一个PXIe数据采集卡(3)作为主卡插在PXIe背板(1)上的系统定时槽内，剩余n-1个数据采集卡均作为从卡分别插在PXIe背板(1)上的n-1个混合插槽或n-1个PXIe插槽内，n为大于2的整数；

通过PXIe背板(1)中的通信总线(1-1)，实现PXIe控制器(2)与主卡间的数据通信；

通过PXIe背板(1)中的定时触发总线(1-2)，实现对主卡和所有从卡同时发送触发信号、以及实现对主卡和所有从卡同时发送时钟信号；

其特征在于，采集系统通过控制主卡和所有从卡上的所有采集通道接收的触发信号同步，另外，还通过主卡和所有从卡对接收的相应时钟信号进行相位调整，使得主卡和所有从卡上的所有采集通道时钟同步，最终实现所有PXIe数据采集卡(3)卡间数据采集同步和任意一个PXIe数据采集卡(3)上的所有采集通道数据采集同步；

主卡包括一个主FPGA(3-11)和m个主ADC(3-12)；每个从卡包括一个从FPGA(3-21)和m个从ADC(3-22)；m为大于2的整数；

主ADC(3-12)和所有从ADC(3-22)上均具有多个采集通道；

主ADC(3-12)和所有从ADC(3-22)均通过其上的采集通道进行数据采集，并对采集的数据进行模数转化；

(一)所述的采集系统通过控制主卡和所有从卡上的所有采集通道接收的触发信号同步的具体过程为：

PXIe控制器(2)发出的触发控制命令通过通信总线(1-1)发送至主FPGA(3-11)中，主FPGA(3-11)根据接收的触发控制命令，生成背板触发控制信号，并将该背板触发控制信号发送至定时触发总线(1-2)上，定时触发总线(1-2)根据接收的背板触发控制信号同时向主卡上的主FPGA(3-11)和所有从卡上的从FPGA(3-21)发送触发信号；

主卡上的主FPGA(3-11)根据接收的触发信号，向其主卡上的m个主ADC(3-12)发送m路同步的触发信号SYNC_IN；

每个从卡上的FPGA(3-21)根据接收的触发信号，向其所在从卡上的m个从ADC(3-22)发送m路同步的触发信号SYNC_IN；

最终，使得主卡上的所有主ADC(3-12)和每个从卡上的所有从ADC(3-22)接收的触发信号SYNC_IN同步，从而实现主卡和所有从卡上的所有采集通道接收的触发信号同步，进而使得主卡和所有从卡上的所有采集通道同时采样；

(二)所述通过主卡和所有从卡对接收的相应时钟信号进行相位调整，使得主卡和所有从卡上的所有采集通道时钟同步的具体过程为：

PXIe背板(1)中的定时触发总线(1-2)向主卡上的主FPGA(3-11)和所有从卡上的从FPGA(3-21)同时发送时钟信号；

主卡上的主FPGA(3-11)和所有从卡上的从FPGA(3-21)均对接收的时钟信号进行相位调整，使得主卡上的主FPGA(3-11)和所有从卡上的从FPGA(3-21)输出的时钟信号MCLK同步，并将主卡上的主FPGA(3-11)输出的时钟信号MCLK同时发送至其主卡上的m个主ADC(3-12)中，将每个从卡上的从FPGA(3-21)输出的时钟信号MCLK同时发送至其所在从卡上的m个从ADC(3-22)中；

最终，使得主卡上的所有主ADC(3-12)和每个从卡上的所有从ADC(3-22)接收的时钟信号同步，从而实现主卡和所有从卡上的所有采集通道时钟同步。