[发明专利]随机位电路及随机位电路的操作方法

说明书

本发明公开了一种随机位电路，随机位电路包括易失性存储器单元、第一非易失性存储器单元、第二非易失性存储器单元、第一选择晶体管及第二选择晶体管。第一非易失性存储器单元耦接于易失性存储器单元的第一数据端，而第二非易失性存储器单元耦接于易失性存储器单元的第二数据端。第一选择晶体管具有第一端耦接于易失性存储器单元的第一数据端，第二端耦接于第一位线，及控制端耦接于字符线。第二选择晶体管具有第一端耦接于易失性存储器单元的第二数据端，第二端耦接于第二位线，及控制端耦接于字符线。

技术领域

本发明是有关于一种随机位电路，特别是指一种能够产生并储存随机位的随机位电路。

背景技术

随着电子装置的应用越来越广泛，电子装置之间及其内部的信息安全也受到了大众的关注。由于芯片及电子装置的逆向工程的自动化程度提高，物理及旁通道攻击也变得越来越强大且能够负担。因此，要防止未授权者存取电子装置中的信息也就变得越来越困难。

在现有技术中，因为物理不可克隆函数(Physical Unclonable Function，PUF)电路的原生特质，使得物理不可克隆函数电路常被用来产生随机数值以作为保护系统免受物理攻击的安全密钥。举例来说，物理不可克隆函数电路常会包括两组组件，由于这两组组件在其制程中会产生微小的特质差异，因此可以在注册操作中，透过强化两者的特质差异来产生随机位。然而，随着物理不可克隆函数电路所使用的组件不同，以及其在注册操作中强化两者差异的程度不同，物理不可克隆函数电路也可能会不同，导致控制上的困难。

发明内容

本发明的一实施例提供一种随机位电路，随机位电路包括易失性存储器单元、第一非易失性存储器单元、第二非易失性存储器单元、第一选择晶体管及第二选择晶体管。

易失性存储器单元具有第一数据端及第二数据端。第一非易失性存储器单元耦接于易失性存储器单元的第一数据端，而第二非易失性存储器单元耦接于易失性存储器单元的第二数据端。

第一选择晶体管具有第一端、第二端及控制端，第一选择晶体管的第一端耦接于易失性存储器单元的第一数据端，第一选择晶体管的第二端耦接于第一位线，而第一选择晶体管的控制端耦接于字符线。第二选择晶体管具有第一端、第二端及控制端，第二选择晶体管的第一端耦接于易失性存储器单元的第二数据端，第二选择晶体管的第二端耦接于第二位线，而第二选择晶体管的控制端耦接于字符线。

在注册操作中，第一非易失性存储器单元及第二非易失性存储器单元中的其中一者的编程状态被改变。在注册操作之后的载入操作中，易失性存储器单元根据第一非易失性存储器单元及第二非易失性存储器单元的编程状态储存随机位。

本发明的另一实施例提供一种操作随机位电路的方法，随机位电路包括易失性存储器单元、第一非易失性存储器单元及第二非易失性存储器单元。易失性存储器单元具有第一数据端及第二数据端，第一非易失性存储器单元耦接于易失性存储器单元的第一数据端，而第二非易失性存储器单元耦接于易失性存储器单元的第二数据端。

随机位电路的操作方法包括执行注册操作以根据第一非易失性存储器单元及第二非易失性存储器单元的原生特性，改变第一非易失性存储器单元及第二非易失性存储器单元中的其中一者的编程状态，及在执行注册操作后，执行加载操作以根据第一非易失性存储器单元及第二非易失性存储器单元的编程状态将随机位储存至易失性存储器单元。

附图说明

图1是本发明一实施例的随机位电路的示意图。

图2是图1的随机位电路的操作方法的流程图。

图3是本发明另一实施例的随机位电路的示意图。

图4是图3的随机位电路在注册操作时所接收到的电压示意图。

图5是图3的随机位电路在加载操作时所接收到的电压示意图。

其中，附图标记说明如下：