[发明专利]半导体存储器装置有效
申请号: | 201910833387.1 | 申请日: | 2019-09-04 |
公开(公告)号: | CN111697001B | 公开(公告)日: | 2023-09-29 |
发明(设计)人: | 森健雄;寺田隆司 | 申请(专利权)人: | 铠侠股份有限公司 |
主分类号: | H10B43/35 | 分类号: | H10B43/35;H01L23/538 |
代理公司: | 北京律盟知识产权代理有限责任公司 11287 | 代理人: | 杨林勳 |
地址: | 日本*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 存储器 装置 | ||
1.一种半导体存储器装置,其包括:
多个第一互连层,其在大体上平行于半导体衬底的第一方向上延伸;
多个第二互连层,其在所述第一方向上延伸,且在大体上平行于所述半导体衬底并与所述第一方向正交的第二方向上与所述第一互连层分离且邻近于所述第一互连层;
第一存储器导柱,其在大体上垂直于所述半导体衬底的第三方向上延伸穿过所述第一互连层;
第二存储器导柱,其在所述第三方向上延伸穿过所述第二互连层;
第一膜,其在所述第一互连层上方,所述第一膜具有对应于所述第一互连层的平面形状,且在所述第一方向上延伸;
第二膜,其在所述第二互连层上方,第二膜在所述第二方向上与所述第一膜分开,
具有对应于所述第二互连层的平面形状,且在所述第一方向上延伸;以及
第三膜,其在所述第一方向上在所述第一互连层与所述第二互连层之间延伸,且具有高于氧化硅膜的压缩应力,
其中所述第一和第二膜具有高于氧化硅膜的压缩应力。
2.根据权利要求1所述的半导体存储器装置,其中:
所述第一和第二膜包含非晶硅、多晶硅、通过物理气相沉积PVD形成的氮化硅,以及含氮钨中的一者。
3.根据权利要求1所述的半导体存储器装置,其中:
所述第三膜包含非晶硅、多晶硅,以及通过物理气相沉积PVD形成的氮化硅中的一者。
4.根据权利要求1所述的半导体存储器装置,其进一步包括:
第一导电层,其位于所述第一互连层与所述第二互连层之间,以及所述第一膜与所述第二膜之间,所述第一导电层在所述第一方向上延伸,且电耦合到形成于所述半导体衬底中的扩散层;
第一绝缘层,其位于所述第一互连层与所述第一导电层之间;以及
第二绝缘层,其位于所述第二互连层与所述第一导电层之间。
5.根据权利要求1所述的半导体存储器装置,其进一步包括:
第一接触插塞,其位于所述第一存储器导柱上,所述第一接触插塞在所述第三方向上延伸穿过所述第一膜。
6.根据权利要求5所述的半导体存储器装置,其进一步包括:
第三绝缘层,其位于所述第一膜与所述第一接触插塞之间。
7.根据权利要求1所述的半导体存储器装置,其中:
所述第三膜进一步提供于所述第一膜与所述第二膜之间。
8.根据权利要求1所述的半导体存储器装置,其中:
所述第三膜包含含氮钨。
9.根据权利要求8所述的半导体存储器装置,其中:
所述第三膜电耦合到形成于所述半导体衬底中的扩散层。
10.根据权利要求8所述的半导体存储器装置,其进一步包括:
第四绝缘层,其位于所述第三膜与所述第一互连层之间;以及
第五绝缘层,其位于所述第三膜与所述第二互连层之间。
11.根据权利要求8所述的半导体存储器装置,其中:
所述第三膜在所述第三膜的顶部附近的部分中的厚度小于所述第三膜在所述第三膜的底部附近的部分中的厚度。
12.根据权利要求11所述的半导体存储器装置,其进一步包括:
第二导电层,其具有与所述第三膜接触的侧表面和底部表面,且在所述第一方向上延伸。
13.根据权利要求12所述的半导体存储器装置,其中:
所述第二导电层包含钨,其具有比所述第三膜的所述含氮钨中的氮的含量小的氮含量。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于铠侠股份有限公司,未经铠侠股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910833387.1/1.html,转载请声明来源钻瓜专利网。