[发明专利]三维半导体存储器装置及其制造方法、集成电路装置

权利要求书

1.一种集成电路装置，包括：

衬底，其包括沿水平方向布置的单元区域和延伸区域；

多个导电层，其在垂直于所述水平方向的竖直方向上堆叠在所述单元区域上，其中，所述多个导电层延伸到所述延伸区域上并且在所述延伸区域上具有阶梯结构；和

多个竖直结构，其位于所述衬底上，其中，所述多个竖直结构中的每一个在所述竖直方向上延伸，并且所述多个竖直结构包括在所述单元区域上的第一竖直结构和在所述延伸区域上的第二竖直结构，

其中，所述第一竖直结构延伸穿过所述多个导电层并且包括第一沟道层，

其中，所述第二竖直结构处于所述多个导电层的所述阶梯结构中并且包括第二沟道层，并且

其中，所述第二沟道层在所述竖直方向上与所述衬底间隔开。

2.根据权利要求1所述的集成电路装置，其中，所述第一沟道层直接接触所述衬底。

3.根据权利要求1所述的集成电路装置，其中，所述第二竖直结构包括顺序地堆叠在所述衬底上的下部和上部，并且

其中，所述第二竖直结构的所述下部具有包括绝缘材料的整体结构。

4.根据权利要求1所述的集成电路装置，其中，所述第二竖直结构包括顺序地堆叠在所述衬底上的下部和上部，并且

其中，所述第二竖直结构的所述下部没有所述第二沟道层。

5.根据权利要求1所述的集成电路装置，其中，所述多个竖直结构还包括在所述延伸区域上的第三竖直结构和第四竖直结构，

其中，所述第四竖直结构延伸穿过所述多个导电层的所述阶梯结构，并且

其中，所述第三竖直结构与所述第四竖直结构重叠并且在所述竖直方向上与所述第四竖直结构间隔开。

6.根据权利要求5所述的集成电路装置，其中，所述第一竖直结构、所述第二竖直结构和所述第四竖直结构沿着所述水平方向顺序地布置，并且

其中，所述第二竖直结构的所述第二沟道层的最下端处于第一水平，并且所述第四竖直结构的最上端处于低于所述第一水平的第二水平。

7.根据权利要求5所述的集成电路装置，其中，所述第三竖直结构包括第三沟道层，并且

其中，所述第三沟道层在所述竖直方向上与所述多个导电层的所述阶梯结构间隔开。

8.根据权利要求1所述的集成电路装置，其中，所述多个竖直结构还包括在所述延伸区域上的第三竖直结构，并且所述第一竖直结构、所述第二竖直结构和所述第三竖直结构沿着所述水平方向顺序地布置，

其中，所述第三竖直结构延伸穿过所述多个导电层的所述阶梯结构，并且包括在所述竖直方向上与所述衬底间隔开的第三沟道层，并且

其中，所述第二沟道层的最下端处于第一水平，并且所述第三沟道层的最下端处于低于所述第一水平的第二水平。

9.根据权利要求8所述的集成电路装置，其中，所述第二沟道层的最上端和所述第三沟道层的最上端处于相等的水平。

10.根据权利要求8所述的集成电路装置，其中，所述第三竖直结构包括顺序地堆叠在所述衬底上的下部和上部，并且

其中，所述第三竖直结构的所述下部具有包括绝缘材料的整体结构。

11.根据权利要求1所述的集成电路装置，其中，所述第二竖直结构包括顺序地堆叠在所述衬底上并且彼此直接接触的下部和上部，并且

其中，所述第二竖直结构的所述上部的最下端具有所述水平方向上的第一宽度，所述第二竖直结构的所述下部的最上端具有所述水平方向上的第二宽度，并且所述第二宽度宽于所述第一宽度，并且

其中，所述第二沟道层的最下端直接接触所述第二竖直结构的所述下部的最上端。