[发明专利]半导体元件及其制作方法

权利要求书

1.一种制作半导体元件的方法，其特征在于，包含：

提供基底，包含磁性隧穿结(magnetic tunneling junction,MTJ)区域以及逻辑区域；

形成磁性隧穿结于该磁性隧穿结区域上；

形成上电极于该磁性隧穿结上；

形成金属间介电层环绕该磁性隧穿结；

去除该上电极正上方的该金属间介电层以形成凹槽；

形成第一硬掩模于该金属间介电层上并填入该凹槽内；

去除该逻辑区域的该第一硬掩模以及该金属间介电层以形成接触洞；

形成金属层于该凹槽以及该接触洞内以于该上电极上方形成连接结构以及于该逻辑区域形成金属内连线。

2.如权利要求1所述的方法，另包含：

形成第二硬掩模于该金属间介电层上；

去除该第二硬掩模及该金属间介电层以形成该凹槽；

形成该第一硬掩模于该第二硬掩模上；以及

去除该逻辑区域的该第一硬掩模、该第二硬掩模以及该金属间介电层以形成该接触洞。

3.如权利要求2所述的方法，其中该第一硬掩模以及该第二硬掩模包含不同材料。

4.如权利要求2所述的方法，其中该第二硬掩模包含氮氧化硅。

5.如权利要求2所述的方法，另包含平坦化该磁性隧穿结区域及该逻辑区域的该金属层、该第一硬掩模以及该第二硬掩模以形成该连接结构及该金属内连线。

6.如权利要求1所述的方法，其中该第一硬掩模包含金属氮化物。

7.如权利要求1所述的方法，其中该上电极宽度小于该连接结构宽度。

8.一种半导体元件，其特征在于，包含：

基底，包含磁性隧穿结(magnetic tunneling junction,MTJ)区域以及一逻辑区域；

磁性隧穿结，设于该磁性隧穿结区域上；

上电极，设于该磁性隧穿结上；

连接结构，设于该上电极上；以及

第一金属内连线，设于该逻辑区域，其中该第一金属内连线包含：

接触洞导体，设于该基底上；以及

沟槽导体，其中该沟槽导体下表面低于该连接结构下表面。

9.如权利要求8所述的半导体元件，另包含：

金属间介电层，设于该基底上；以及

第二金属内连线，设于该金属间介电层内，其中该磁性隧穿结系设于该第二金属内连线上。

10.如权利要求9所述的半导体元件，其中该第二金属内连线底部切齐该接触洞导体底部。

11.如权利要求8所述的半导体元件，其中该沟槽导体上表面切齐该连接结构。

12.如权利要求8所述的半导体元件，其中该连接结构以及该第一金属内连线包含相同材料。

13.如权利要求8所述的半导体元件，其中该上电极宽度小于该连接结构宽度。

14.一种半导体元件，其特征在于，包含：

基底，包含磁性隧穿结(magnetic tunneling junction,MTJ)区域以及逻辑区域；

磁性隧穿结，设于该磁性隧穿结区域上；

上电极，设于该磁性隧穿结上；

连接结构，设于该上电极上，其中该连接结构包含：

硬掩模，设于该上电极上；

阻障层，设于该硬掩模上；以及

金属层，设于该阻障层上。