[发明专利]一种可重构的整型-浮点加法器

说明书

本发明公开一种可重构的整型‑浮点加法器，包括：使能控制模块，用于控制和切换可重构的整型‑浮点加法器的运算模式：整型模式或浮点模式；整型‑浮点转换模块，用于对输入的整型数据或浮点数据做同质化的前处理；移位对阶模块，用于在浮点运算模式下对经整型‑浮点转换模块前处理后的数据进行移位判断和移位对阶操作；可重构求和模块，用于完成经处理的整型或浮点数据的求和运算，得到初步求和结果；先导“0”计数移位器，用于在浮点运算模式下对求和的初步求和结果进行规格化处理，并输出最终结果。在面对同时处理多种类型的数据的运算需求时，有更好的通用性，同时提升了硬件分配的灵活性，从而减少版图面积，降低功耗，降低硬件成本。

技术领域

本发明属于数字信号处理领域，特别涉及一种可重构的整型-浮点加法器。

背景技术

在众多的计算密集型应用中，卷积神经网络作为典型的多层神经网络始终处于研究的核心地位。在深度学习芯片的研究与设计中，对于模型的准确描述往往需要多种类型的数据与算法协同完成，算数逻辑单元往往需要应对快速处理多种类型数据的挑战。

通常，在数字信号处理领域，卷积等运算中会大量使用到乘加运算，即将乘法运算的结果与另外一个操作数融合相加得到最终结果，从而节省整个乘加操作的执行延迟。乘加计算的性能常常是由乘运算与加运算的执行速度决定的，所以在通用信号处理器中，加法器对芯片的性能具有重要的影响。

近些年来，随着电子技术的快速发展，处理器的复杂度和集成度越来越高，加法器无论在微处理器还是在可编程逻辑器件上，都是一个很基础很关键的存在。在数字信号处理的不同领域，对加法器的要求也不尽相同；以运算所用的数据类型分类，加法器可分为定点加法器和浮点加法器。定点加法器所需的运算资源较少，但精度较低；浮点加法器所需的运算资源多，但精度高，它们各自有其应用的优势和劣势。但现有的加法器一般只支持单一的定点加法或浮点加法运算。

发明内容

本发明的目的在于提供一种可重构的整型-浮点加法器，在不断优化定点加法器性能的基础上，降低浮点加法器的资源利用。

为了实现上述目的，本发明采用如下技术方案：

一种可重构的整型-浮点加法器，包括：使能控制模块、整型-浮点转换模块、移位对阶模块、可重构求和模块与先导“0”计数移位器；

整型-浮点转换模块、移位对阶模块、可重构求和模块与先导“0”计数移位器顺次连接；使能控制模块连接移位对阶模块和先导“0”计数移位器；

使能控制模块，用于控制和切换可重构的整型-浮点加法器的运算模式：整型模式或浮点模式；

整型-浮点转换模块，用于对输入的整型数据或浮点数据做同质化的前处理；

移位对阶模块，用于在浮点运算模式下对经整型-浮点转换模块前处理后的数据进行移位判断和移位对阶操作；

可重构求和模块，用于完成经处理的整型或浮点数据的求和运算，得到初步求和结果；

先导“0”计数移位器，用于在浮点运算模式下对求和的初步求和结果进行规格化处理，并输出最终结果。

进一步的，所述整型-浮点转换模块包括2个32位并行移位寄存器，分别与两输入端相连接。

进一步的，移位对阶模块包括移位判断器与移位对阶器，移位判断器和移位对阶器均与使能控制模块相连接，其中移位判断器连接整型-浮点转换模块输出，移位对阶器连接移位判断器输出与整型-浮点转换模块输出。