[发明专利]像素电极接触孔设计

说明书

一种像素电极接触孔设计，包括多个呈阵列排布的第一电极，每一所述第一电极包括第一侧、第二侧与第一接触孔，所述第一接触孔位于所述第一侧；多个蚀刻药液通道，每一所述蚀刻药液通道位于所述第二侧之间；多个第二电极，位于所述第一侧之间，每一所述第二电极包括第一端、第二端与第二接触孔，所述第一端延伸至所述蚀刻药液通道，所述第二接触孔位于所述第一端。本发明提供的像素电极接触孔设计，可以加快区域蚀刻药液的浸润，分割大块银残留甚至消除银蚀刻残留。

技术领域

本发明涉及显示技术领域，尤其涉及一种像素电极接触孔设计。

背景技术

目前，TG(top-gate)TFT(thin film transistor)ITOAgITO(indium tin oxide)像素电极在银蚀刻(Ag etch)过程中，由于药液的浸润性，会出现大面积的银残留，导致出现混色、短路、电流不均等显示异常。

发明内容

本发明提供一种像素电极接触孔设计，以解决现有的像素电极在银蚀刻(Agetch)过程中，由于药液的浸润性，会出现大面积的银残留，导致出现混色、短路、电流不均等显示异常的技术问题。

为解决上述问题，本发明提供的技术方案如下：

本发明提供一种像素电极接触孔设计，包括多个呈阵列排布的第一电极，每一所述第一电极包括第一侧、第二侧与第一接触孔，所述第一侧的长度小于所述第二侧的长度，且所述第一接触孔位于所述第一侧；多个蚀刻药液通道，每一所述蚀刻药液通道位于所述第二侧之间；多个第二电极，位于所述第一侧之间，每一所述第二电极包括第一端、第二端与第二接触孔，所述第一端延伸至所述蚀刻药液通道，所述第二端位于所述第一侧上相邻两所述第一接触孔之间，且所述第二接触孔位于所述第一端。

在本发明的至少一种实施例中，每一所述第二电极还包括第三端与第三接触孔，所述第三端往相反于所述第一端的延伸方向延伸至另一所述蚀刻药液通道，且所述第三接触孔位于所述第三端。

在本发明的至少一种实施例中，所述第二接触孔位于所述蚀刻药液通道。

在本发明的至少一种实施例中，每一所述第一电极还包括突出部，位于所述第一侧，且所述第一接触孔位于所述突出部内。

在本发明的至少一种实施例中，所述第二电极为L形。

在本发明的至少一种实施例中，所述第二电极为T形。

在本发明的至少一种实施例中，所述相邻两第一接触孔所在的所述突出部分别位于对应的所述第一电极上互相远离的所述第二侧。

在本发明的至少一种实施例中，当所述第一端延伸至所述蚀刻药液通道时，相邻于所述蚀刻药液通道远离所述第一端一侧且在所述阵列的对角线方向上相邻于所述相邻两第一接触孔的所述第一电极，其与所述第一电极的第一接触孔远离的所述第一侧位于所述第一端的延伸方向上。

在本发明的至少一种实施例中，所述第一电极为阳极。

在本发明的至少一种实施例中，所述第二电极为阴极。

本发明的有益效果为：本发明提供的像素电极接触孔设计，将阴极接触孔的位置延伸或者采用背靠背孔洞设计，与阳极接触孔形成三岔口排布，引导蚀刻药液的方向性流动，避免单侧孔洞堆积导致药液淤积，加快区域药液的浸润，分割大块银残留甚至消除银蚀刻残留。

附图说明

为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明第一实施例的像素电极接触孔设计示意图；

图2为本发明第二实施例的像素电极接触孔设计示意图。