[发明专利]一种门级网表修改后的快速收敛建立时间的方法

说明书

本发明公开了一种门级网表修改后的快速收敛建立时间的方法，实施步骤包括将功能修正点做进门级网表并保存数据库得到数据库A0和副本B0；从副本B0中进行局部时序优化后提取功能修正逻辑改写成ECO命令File1；将读入File1后的数据库A0保存为数据库A1；将File1中所有单元和线导出物理文件File3；对读入文件File3的数据库A1中的局部布局布线进行检查并修正保存为数据库A2，对数据库A2进行寄生参数提取报时序生成时序分析报告并输出。本发明实现了少迭代、小投入、短时间、高效率地解决签核前门级网表功能修改后的建立时间违例问题，节省了大量的人力和时间的投入，缩短项目设计时间。

技术领域

本发明涉及集成电路后端物理设计领域，具体涉及一种门级网表修改后的快速收敛建立时间的方法，用于针对签核（signoff）前门级网表功能修改后引起的建立时间时间违例的修正。

背景技术

集成电路芯片物理设计中最重要、最关键的工作就是做时序分析，每一次时序分析的目的都是为了检查当前设计结果是否满足时钟的控制和要求的约束，这种时序检查就是一对常说的建立时间和保持时间。时序收敛一直是当今芯片设计的关键所在，也是最大的挑战。

由于物理实施周期很长，所以一般在寄存器传输级（RTL，register-transferlevel）网表冻结之后才会开始实施物理设计，但是如果在签核（signoff）前发生门级网表功能修改，这时候的时序收敛就是一个大的难题和挑战。目前业内对此类情况通常的解决办法就是重新开始做物理设计，但是模块（block）重新物理设计，在顶层来看，它与相邻block间的时序问题需要重新考虑、重新估算、重新修正，这就大大增加了项目的时间成本和人力成本，进而影响芯片的设计周期。

发明内容

本发明要解决的技术问题：针对签核（signoff）前门级网表功能修改后所引起的建立时间违例的问题，提供一种门级网表修改后的快速收敛建立时间的方法，借助布局布线的优化时序能力，以局部def的形式替换原有设计中有问题的部分逻辑的物理构成，适用于不同模块设计、不同工程修改命令(ECO , engineering change order)需求，不影响与其他模块的接口时序，实现了少迭代、小投入、短时间、高效率地解决signoff前门级网表功能修改后的建立时间违例问题，节省了大量的人力和时间的投入，缩短项目设计时间。

为了解决上述技术问题，本发明采用的技术方案为：

一种门级网表修改后的快速收敛建立时间的方法，实施步骤包括：

1）将功能修正点做进门级网表得到新的门级网表，将新的门级网表做进数据库，得到数据库A0并生成数据库副本B0；

2）从数据库副本B0中进行局部时序优化后提取功能修正逻辑并改写成ECO命令File1；

3）将读入ECO命令File1后的数据库A0保存为数据库A1；将ECO命令File1中所有单元和线导出局部物理信息文件File3；

4）对读入新的局部物理信息文件File3的数据库A1中的局部布局布线进行检查并修正，对完成检查修正后的数据库A1保存为数据库A2，对数据库A2进行寄生参数提取报时序生成时序分析报告并输出。

优选地，步骤2）的详细步骤包括：

2.1）在布局布线工具中对数据库副本B0针对功能修改点做局部时序优化得到数据库B1；

2.2）对数据库B1进行寄生参数提取报时序得到时序报告；

2.3）判断所述时序报告中经过功能修正点的路径时序是否满足要求，如果满足要求则跳转执行步骤2.4）；否则，跳转执行步骤2.1）；

2.4）在数据库B1中提取出三部分逻辑：功能修正点逻辑、与功能修正点的输入输出管脚相连的逻辑、工具优化过程中增加的逻辑；