[发明专利]金属-绝缘体-金属电容结构的制造方法

说明书

金属‑绝缘体‑金属电容结构的制造方法包含形成底电极，形成第一氧化物层相邻于底电极，以及在底电极和第一氧化物层上形成第一高介电常数的介电层。然后在第一高介电常数的介电层上形成中间电极，以及形成第二氧化物层相邻于中间电极。可在中间电极和第二氧化物层上沉积第二高介电常数的介电层，以及在第二高介电常数的介电层上沉积顶电极。

技术领域

本公开的一些实施例是关于金属-绝缘体-金属电容结构的制造方法，特别是有关于具有与电极相邻的介电层的金属-绝缘体-金属电容结构及其形成方法。

背景技术

半导体集成电路(integrated circuit，IC)工业在过去的数十年内历经了快速的发展。半导体材料及设计在技术上的进步已产生更小且更复杂的电路。由于与制程和制造相关的技术历经科技的进展，这些材料和设计的进展已变得可行，在集成电路发展的进程中，在降低能可靠地创造出的最小组件尺寸的同时，增加单位面积的互连装置数。

半导体中许多技术的进展是在记忆体装置的领域中发生的，其中的一些涉及电容结构。这种电容结构包含像是金属-氧化物-半导体(MOS)电容、p-n接面电容和金属-绝缘体-金属(MIM)电容。在一些应用中，由于金属-氧化物-半导体和p-n接面电容的频率特性可能因形成于半导体电极中的空乏层而受到限制，金属-绝缘体-金属电容可对金属-氧化物-半导体和p-n接面电容提供一些优势。金属-绝缘体-金属电容可展现改良的频率和温度特性。再者，金属-绝缘体-金属电容系形成在金属互连层内或上，借此降低互补式金属氧化物半导体(CMOS)晶体管制程整合的相互影响或复杂度。

然而，为了制造达到预期的高密度的金属-绝缘体-金属电容，可能在结构中产生弱点。这些弱点可能导致电容在应力中或在装置的制造过程或使用中的崩溃或损坏。因此，可预期金属-绝缘体-金属电容的改良结构和制造方法。

发明内容

本公开提供制造金属-绝缘体-金属(MIM)电容的方法的各种实施例。在较广的其中一个实施例中，方法包含形成底电极，形成第一氧化物层相邻于底电极，以及在底电极和第一氧化物层上沉积第一高介电常数的介电层。然后在第一高介电常数的介电层上形成中间电极，以及形成第二氧化物层相邻于中间电极。可在中间电极和第二氧化物层上沉积第二高介电常数的介电层，以及在第二高介电常数的介电层上沉积顶电极。

在另一个更广的实施例中，在基底上制造金属-绝缘体-金属(MIM)电容结构的方法包含在基底上形成第一导电材料层，以及将第一导电材料层图案化以形成第一电极和开口。在开口内沉积氧化物材料。在第一电极和沉积的氧化物材料上实施化学机械研磨(chemical mechanical polishing，CMP)制程以形成平坦表面。在平坦表面上沉积具有与氧化物材料不同组成物的高介电常数的介电材料，以及在高介电常数的介电材料上形成第二电极。

在又一个实施例中，提供金属-绝缘体-金属(MIM)电容结构。金属-绝缘体-金属电容结构包含形成在基底上的底电极，以及与底电极共平面的第一氧化物层。结构在第一氧化物层和底电极上具有第一高介电常数的介电层，以及在第一高介电常数的介电层上的中间电极。第二氧化物层与中间电极共平面。结构包含在第二氧化物层与中间电极上的第二高介电常数的介电层，以及在第二高介电常数的介电层上的顶电极。

附图说明

通过以下的详述配合所附图式，我们能更加理解本公开实施例的内容。需注意的是，根据产业上的标准做法，许多部件(feature)并未按照比例绘制。事实上，为了能清楚地讨论，这些部件的尺寸可能被任意地增加或减少。

图1是根据本公开的一些方面，显示金属-绝缘体-金属(MIM)电容的一实施例的剖面。

图2是根据本公开的一些方面，显示制造金属-绝缘体-金属(MIM)电容的方法流程。