[发明专利]一种面向多请求来源的DDR4性能平衡调度结构及方法

说明书

本发明涉及计算机体系结构与处理器微结构技术领域，具体为一种面向多请求来源的DDR4性能平衡调度结构及方法。一种面向多请求来源的DDR4性能平衡调度结构，包括多个访存请求调度缓冲，用于提高对应访存请求来源的访存带宽；多来源的连续仲裁部件，用于选择出一个访存请求进行发射；DDR4存储器件，用于接收多来源的连续仲裁部件发射的访存请求。一种面向多请求来源的DDR4性能平衡调度方法，包括L1.对每个访存请求来源的访存请求均设置一个访存请求调度缓冲；L2.多来源的连续仲裁部件通过仲裁策略选择出一个访存请求进行发射。本申请面向多请求来源分别设置多个访存请求调度缓冲，能够在提高访存带宽的同时，减少对访存延迟的影响，提高了系统的综合访存性能。

技术领域

本发明涉及计算机体系结构与处理器微结构技术领域，具体为一种面向多请求来源的DDR4性能平衡调度结构及方法。

背景技术

随着处理器制造工艺的不断进步及实际应用需要，众核结构已成为当前高性能微处理器的发展趋势，众核处理器系统的访存带宽和访存延迟难以匹配计算性能的“存储墙”问题是当今计算机体系结构中研究的热点问题。

为了提升访存带宽，众核处理器中会采用大规模的访存请求调度缓冲。但是，大规模的访存调度缓冲会极大地增加访存延迟。对于多来源的访存请求序列，有些来源需要更高的访存带宽，有些来源需要更短的访存延迟，即有的对延迟敏感、有的对带宽敏感。而传统调度机制对来源特征考虑不足，虽然可以实现带宽利用的最大化，但不利于发挥芯片总体性能。

发明内容

本发明针对现有技术存在的问题，提出了一种面向多请求来源的DDR4性能平衡调度结构及方法。

本发明解决其技术问题所采用的技术方案是：一种面向多请求来源的DDR4性能平衡调度结构，包括

多个访存请求调度缓冲，用于提高对应访存请求来源的访存带宽；

多来源的连续仲裁部件，用于选择出一个访存请求进行发射；

DDR4存储器件，用于接收多来源的连续仲裁部件发射的访存请求。

作为优选，所述访存请求调度缓冲包括带宽敏感型访存调度缓冲和延迟敏感型访存调度缓冲。

作为优选，所述带宽敏感型访存调度缓冲包括

存储条目，用于记录访存请求的信息；

空条目队列，用于以队列的形式挂载存储条目；

调度二叉树，用于以二叉树的形式组织存储条目。

作为优选，所述访存请求的信息包括访存请求信息、条目的左子指针、条目的右子指针。

一种面向多请求来源的DDR4性能平衡调度方法，包括

L1.对每个访存请求来源的访存请求均设置一个访存请求调度缓冲；

L2.多来源的连续仲裁部件通过仲裁策略选择出一个访存请求进行发射；

L3.DDR4存储器件接收多来源的连续仲裁部件发射的访存请求。

作为优选，L2中仲裁策略具体为，

1）最高优先级在各个仲裁源之间轮转；

2）具有最高优先级的仲裁源，在连续仲裁N个访问请求通过后，会释放最高优先级以将该仲裁源优先级置为最低，其它所有仲裁源的优先级加一。

作为优选，L1中对带宽敏感型访存请求来源的访存请求设置带宽敏感型访存调度缓冲；

对延迟敏感型访存请求来源的访存请求设置延迟敏感型访存调度缓冲。

作为优选，所述带宽敏感型访存调度缓冲包括