[发明专利]一种计算电路以及数据运算方法

权利要求书

1.一种计算电路，其特征在于，包括：缓冲单元、非线性运算单元、数据划分单元、第一数模转换器以及第二数模转换器；

所述缓冲单元与外接光子神经网络芯片的输入端相连，用于将待计算的数据发送至所述光子神经网络芯片，以使所述光子神经网络芯片对所述待计算的数据进行线性运算；

所述非线性运算单元与所述光子神经网络芯片的输出端相连，用于接收经所述光子神经网络芯片进行线性运算的中间数据，并对所述中间数据进行非线性运算，生成目标数据；

所述数据划分单元用于将所述待计算的数据划分成待处理数据图像信息以及待处理内核信息；

所述缓冲单元包括第一缓冲单元以及第二缓冲单元，

所述第一缓冲单元与所述数据划分单元相连，用于存储所述待处理内核信息，并将所述待处理内核信息发送至所述光子神经网络芯片；

所述第二缓冲单元与所述数据划分单元相连，用于存储所述待处理数据图像信息，并将所述待处理数据图像信息发送至所述光子神经网络芯片；

所述第一缓冲单元通过所述计算电路上的输入输出设备接口将所述待处理内核信息发送至所述第一数模转换器，所述第一数模转换器的输出端与所述光子神经网络芯片的一个所述输入端相连；

所述第二缓冲单元通过所述计算电路上的串行接口将所述待处理数据图像信息发送至所述第二数模转换器，所述第二数模转换器的输出端与所述光子神经网络芯片的另一个所述输入端相连。

2.根据权利要求1所述的计算电路，其特征在于，还包括模数转换器，

所述光子神经网络芯片将所述中间数据发送至所述模数转换器，所述模数转换器通过所述计算电路上的串行接口将所述中间数据发送至所述非线性运算单元。

3.根据权利要求1所述的计算电路，其特征在于，还包括内存控制器，

所述内存控制器与所述数据划分单元以及所述缓冲单元相连，用于将所述待处理内核信息进行数据压缩。

4.根据权利要求1所述的计算电路，其特征在于，所述待计算的数据基于PCIE总线协议或AXI总线协议传输至所述数据划分单元。

5.根据权利要求4所述的计算电路，其特征在于，还包括主机接口以及指令缓冲单元，

所述主机接口用于将基于所述PCIE总线协议或所述AXI总线协议传输的待计算的数据转换成预设总线协议的数据；

所述指令缓冲单元与所述主机接口相连，用于存储控制指令。

6.根据权利要求5所述的计算电路，其特征在于，还包括处理单元，

所述处理单元用于基于所述控制指令，控制所述缓冲单元以及所述非线性运算单元执行预设动作。

7.一种数据运算方法，其特征在于，应用于如权利要求1-6中任意一项所述的计算电路，所述数据运算方法包括：

获取所述待计算的数据，将所述待计算的数据划分成待处理数据图像信息以及待处理内核信息；

将所述待处理内核信息通过所述计算电路上的输入输出设备接口以及所述第一数模转换器发送至所述光子神经网络芯片；

将所述待处理数据图像信息通过所述计算电路上的串行接口以及所述第二数模转换器发送至所述光子神经网络芯片；

获取通过所述计算电路上的串行接口以及模数转换器传输并经所述光子神经网络芯片进行线性运算的中间数据，并对所述中间数据进行非线性运算，生成目标数据。