[发明专利]一种FPGA内部访问系统、FPGA验证方法

说明书

一种FPGA内部访问系统、FPGA验证方法，属于大规模FPGA验证平台实现技术领域。系统包括外部控制器、FPGA芯片；FPGA芯片包括BSCAN单元、接口电路和用户逻辑电路；外部控制器通过JTAG接口与FPGA芯片中的BSCAN单元连接，BSCAN单元经接口电路连接用户逻辑电路。方法包括针对芯片内的多个逻辑模块，配置多个与逻辑模块相对应的FPGA芯片；当至少有两个模块为同一逻辑模块例化后的模块时，例化后的模块均采用同一种类的FPGA芯片；其中，FPGA芯片基于BSCAN单元通过JTAG接口与外部控制器连接；FPGA芯片内设置连接于BSCAN单元和用户逻辑电路之间的接口电路。本发明不占用通用IO管脚资源，只需非常简单的接口电路，就能实现对FPGA内部的访问，在FPGA验证平台调试和使用时，减少了芯片逻辑种类。

技术领域

本发明属于大规模FPGA验证平台实现技术领域，具体涉及一种FPGA内部访问系统、FPGA验证方法。

背景技术

基于FPGA的原型验证，因其高效真实，能进行系统级和应用级的验证测试，在当今的ASIC设计中已成为不可或缺的一个重要环节。但其内部信号和状态不易观测和控制，也给问题定位造成很大困扰。作为验证系统，不宜附加较多的其他逻辑，来占用被验证设计有限的逻辑资源和管脚资源。

发明专利CN201410046770.X公开了用于访问FPGA(5)在运行时的信号值的方法，并具体公开了方法包括：将FPGA硬件配置(24)加载到FPGA(5)上，在FPGA(5)上执行FPGA硬件配置(24)，请求FPGA(5)的信号值，将状态数据从FPGA(5)的功能层(6)传输到FPGA的配置层(7)内的配置存储器(8)中，从配置存储器(8)读取状态数据作为回读数据，以及由回读数据确定信号值，其中，所述信号值分布到多个寄存器上，并且各寄存器的内容一同被处理以便确定信号值。该方法需要附加较多其他逻辑。

发明内容

本发明针对现有技术存在的问题，提出了一种FPGA内部访问系统、FPGA验证方法，实现简单，不占用通用IO管脚资源，减少FPGA验证时所需的FPGA逻辑种类。

本发明是通过以下技术方案得以实现的：

本发明提供一种FPGA内部访问系统，包括外部控制器、FPGA芯片；FPGA芯片包括BSCAN单元、接口电路和用户逻辑电路；所述外部控制器通过JTAG接口与FPGA芯片中的BSCAN单元连接，所述BSCAN单元经所述接口电路连接所述用户逻辑电路。

本发明系统利用FPGA内部的BSCAN单元电路和其专用JTAG管脚将需要的数据写入FPGA内部，或将内部信号读出，从而实现了对FPGA内部的访问

作为优选，所述外部控制器为符合IEEE1149.1 Test Access Port协议的接口的设备。

作为优选，所述接口电路包括写逻辑电路和读逻辑电路；所述写逻辑电路用于将外部控制器的数据从TDI管脚写入并发送给用户逻辑电路；所述读逻辑电路用于将从用户逻辑电路读出的数据从TDO管脚读出给外部控制器。

作为优选，所述写逻辑电路包括第一移位寄存器、输入寄存器；所述读逻辑电路包括第二移位寄存器、输出寄存器；所述BSCAN单元经TDI管脚依次连接第一移位寄存器、输入寄存器，所述输入寄存器输出寄存器值给用户逻辑电路；所述BSCAN单元经TDO管脚依次连接第二移位寄存器、输出寄存器，所述用户逻辑电路输出数据给输出逻辑寄存器。

作为优选，所述接口电路和所述用户逻辑电路根据用户功能需求自定义。

一种FPGA验证方法，针对芯片内的多个逻辑模块，配置多个与逻辑模块相对应的FPGA芯片；当至少有两个模块为同一逻辑模块例化后的模块时，所述例化后的模块均采用同一种类的FPGA芯片；其中，所述FPGA芯片基于BSCAN单元通过JTAG接口与外部控制器连接；所述FPGA芯片内设置连接于所述BSCAN单元和所述用户逻辑电路之间的接口电路。