[发明专利]一种基于记分牌原理的两级缓置发射装置

说明书

本发明涉及一种基于记分牌原理的两级缓置发射装置，包括一级等待队列和二级发射队列，所述一级等待队列和二级发射队列之间设置有推测记分牌，所述二级发射队列的发射处设置有一个精确记分牌，所述推测记分牌解锁时机是根据指令在执行部件执行的周期来确定指令从所述一级等待队列发射至所述二级发射队列后解推测记分牌的时机；所述精确记分牌解锁时机是根据指令在执行部件执行的周期来确定指令从二级发射子队列至执行部件后解整数精确记分牌的时机。本发明简化复杂的发射选择逻辑，调整二级队列的利用率，提高发射效率。

技术领域

本发明涉及超标量微处理器的指令流水线设计技术领域，特别是涉及一种基于记分牌原理的两级缓置发射装置。

背景技术

现代超标量处理器一般包括取指，译码，重命名，发射，执行，退出等基本的流水线站台，且包含多个执行部件，允许多条指令并行执行。作为连接指令流水线和执行部件的桥梁，发射部件可以实时判断处理器当前的运行状态，从指令窗口中挖掘可以并行的指令，并动态调度到执行部件上执行。在发射部件之前的流水站台，指令均顺序进入，顺序流出；而对于发射部件而言，指令顺序进入，乱序流出。

为了支持指令动态调度，在超标量处理器中经常采用记分牌技术，其原理为：在记分牌状态中集中记录所有当前操作数的状态，标明是否可用，即是否可以被指令读出使用。指令对某个操作数要进行写操作时，封锁该操作数，使之不可用；当该指令执行完成后，则将该操作数解锁，标明此操作数可用。在操作数被封锁期间，以该操作数为源操作数的指令不可发射至执行部件，以消除写后读冒险，保证有数据相关性的指令严格按照程序序执行。而没有数据相关性的指令，在记分牌上也没有可关联性，可以乱序发射至执行部件，乱序执行。

具体来说，系统中用于维护指令间数据相关性的记分牌状态表(后续简称为记分牌状态表)包含n位的信息，集中记录了n个操作数是否可用的信息，即是否被封锁。每一位对应一个操作数，为“0”表示该操作数可用，即已经解锁；为“1”表示该操作数不可用，即被封锁。

经过重命名站台的每条指令都带有一个n位的源记分牌，每一位对应一个操作数。源记分牌中为“0”的位置表示本条指令的执行不需要对应的操作数可用，为“1”的位置表示本条指令的执行需要对应的操作数可用。每条指令的源记分牌，根据其源操作数的个数，可以有零位或者多位为“1”。

同时，经过重命名站台的每条指令都带有一个n位的目标记分牌，每一位对应一个操作数。目标记分牌中为“0”的位置表示本条指令不会修改对应的操作数，为“1”的位置表示本条指令会修改对应的操作数。每条指令的目标记分牌，根据其目标操作数的个数，可以有零位或者一位为“1”。

指令从上一级站台进入发射部件时，若其目标指示牌中第m位为1，则将记分牌状态表的第m位置“1”，即将其封锁；待该指令被发射至执行部件，并执行完成后，将记分牌状态表的第m位清“0”，即将其解锁。

对于进入发射部件的指令，每个周期都将自己的源记分牌与记分牌状态表相比较，只要两者在相同的位置出现了“1”，就意味着存在数据写后读冒险，该指令不允许被发射。

通常情况下，由于发射部件中缓存的指令已经经过了译码、重命名等站台的处理，包含较多的信息，且查找、判断等控制逻辑较为复杂，在物理实现时，布线密集，逻辑级数多，延迟较长，是物理设计的难点。随着处理器频率和发射带宽的提升，指令发射逻辑容易成为流水线关键路径。因此发射部件设计需要兼顾性能和物理实现，才能达到最好效果。

因此，在发射部件的设计中，传统的一级缓置设计往往难以同时满足性能和时序的要求。而若采用两级缓置设计，则可以将指令分别存储在两个缓冲中。在缓存的指令总数相当的前提下，与只有一级发射缓冲相比，可以降低物理实现难度，有利于提高处理器的频率。