[发明专利]一种基于网表的超大规模芯片信息分析方法

说明书

本发明涉及一种基于网表的超大规模芯片信息分析方法，包括以下步骤：读入设计的完整网表，并根据该完整网表构建内部网表数据结构；指定所述内部网表数据结构任意一层作为顶层，自该顶层向下遍历并提取每一层次的信息，直到最底层晶体管；从提取出的信息中获取晶体管信息，并进行分类汇总。本发明可以快速准确的完成网表内容分析与信息统计。

技术领域

本发明涉及芯片电路设计技术领域，特别是涉及一种基于网表的超大规模芯片信息分析方法。

背景技术

在芯片设计过程中，各设计层次、各单元以及各类型晶体管的使用情况都是十分关心的信息，需要经常统计，并以此来分析设计状态以及指导后续设计工作。随着芯片设计规模越来越大，层次化、模块化设计已经成为主流，最终芯片级网表也往往采用多个网表相互引用合成的方式来实现。

传统的设计分析工具往往只能进行门级信息统计，而无法有效进行晶体管级尤其是超大规模合成设计的晶体管信息统计。传统的芯片级各单元及晶体管信息统计一般都采用各层分别统计再逐一汇总计算的方式，比较费时费力，而且中间哪一步若有遗漏，也难以复证，不论在实现效率上还是准确性上均难以保证。

发明内容

本发明所要解决的技术问题是提供一种基于网表的超大规模芯片信息分析方法，可以快速准确的完成网表内容分析与信息统计。

本发明解决其技术问题所采用的技术方案是：提供一种基于网表的超大规模芯片信息分析方法，包括以下步骤：

(1)读入设计的完整网表，并根据该完整网表构建内部网表数据结构；

(2)指定所述内部网表数据结构任意一层作为顶层，自该顶层向下遍历并提取每一层次的信息，直到最底层晶体管；

(3)从提取出的信息中获取晶体管信息，并进行分类汇总。

所述步骤(1)中读入设计的完整网表时，将各种不同格式的网表转换为标准的spice网表。

所述步骤(1)中构建内部网表数据结构时具体为：逐行读入网表文件，提取每一个完整的SUBCKT定义的部分；提取每个SUBCKT片段内的端口信息、连线信息、内部实例化单元信息和晶体管信息，并根据不同的设计类型，对每个SUBCKT片段创建并记录不同类型的信息；根据记录的信息构建层次化的内部网表数据结构。

所述设计类型分为四种，分别为空设计、层次化设计、最底层单元设计和混合设计，其中，对于空设计记录端口信息，对于层次化设计记录端口信息、连线信息和内部实例化单元信息；对于最底层单元设计记录端口信息、连线信息以及晶体管信息；对于混合设计记录端口信息、连线信息、内部实例化单元信息和晶体管信息。

所述步骤(2)中在自该顶层向下遍历每一层次的信息时，采用基于设计名对应的电路信息缓存机制，当一个实例化单元对应的设计被计算过一次之后，该设计的电路统计信息会被暂存，当其他层次遍历到该设计的其他实例化单元时，将直接调用该设计的电路统计信息，跳过该设计的内部计算过程并继续向后搜索。

所述步骤(3)进行分类汇总时，根据晶体管类型和对应的沟道长度进行分类汇总，同时根据晶体管所属阈值情况进行分类汇总。

所述步骤(3)进行分类汇总时，根据指定的若干关键字搜索过滤的方式来提供个性化分类汇总。

所述步骤(3)后还包括判断网表完整性的步骤，具体为：通过在构建内部网表数据结构时标注的标识快速查找出当前网表中所包含的所有空设计，将所有空设计在所述顶层的设计内进行交叉比对，确认所有的空设计是否在所述顶层的设计内被使用到；如果存在空设计在所述顶层的设计中用到，则确定所述空设计为遗漏的空设计。

所述步骤(3)后还包括计算全片漏电功耗的步骤，具体包括以下子步骤：