[发明专利]基于智能剥离技术的单片异质集成Cascode氮化镓高迁移率晶体管及制作方法

说明书

本发明公开了基于智能剥离技术的单片异质集成Cascode氮化镓高迁移率晶体管，由GaN高电子迁移率晶体管和Si金属氧化物半导体场效应晶体管组合而成，其自下而上包括：衬底(1)、GaN缓冲层(2)、AlGaN势垒层(3)，AlGaN势垒层的中间刻有隔离槽(4)，以对所组合的两种晶体管进行电气隔离；隔离槽一侧的AlGaN势垒层上设有GaN高电子迁移率晶体管的源、漏、栅电极；隔离槽另一侧的AlGaN势垒层一侧上设有Si有源层(5)；该Si有源层键合到隔离槽一侧的AlGaN势垒层上，形成硅与氮化镓异质集成的单片芯片。本发明降低了制造成本，增强了器件的可靠性，可用于电源转换器及反相器电源控制与转换。

技术领域

本发明属于半导体器件技术领域，特别涉及一种Cascode氮化镓高迁移率晶体管及制作方法，可用作汽车、航空航天、发电站中大规模集成电路的制造。

技术背景

在后摩尔定律的时代背景下，通过传统的缩小晶体管尺寸的方式来提高集成度变得非常困难。现在的电子系统正朝着小型化、多样化、智能化的方向发展，并最终形成具有感知、通信、处理、传输等功能的微系统。微系统的核心技术是集成，而集成技术正在由平面集成向三维集成、由芯片级向集成度和复杂度更高的系统集成发展。近年来，半导体工艺技术快速发展，不仅体现在射频、模拟、混合信号等传统的半导体工艺，还体现在系统的异质集成等非传统的半导体工艺。异质集成分为混合集成和单片集成。其中，混合集成是将不同衬底材料的芯片通过封装键合而实现的一种集成方式，其代表技术是三维芯片堆叠，类似于系统级封装SiP的概念；单片集成是将各种不同功能的器件在单芯片上集成，省去了这些芯片的封装，但通过外延法生长异质材料实现单片集成的工艺制造难度较大，且外延材料质量的好坏受限于其与衬底材料之间的晶格失配度，若晶格失配度太大，则会在外延层中产生大量缺陷，甚至无法生长单晶，影响器件的性能和寿命。

20世纪80年代后期，科学家在碳化硅、蓝宝石衬底上通过插入氮化镓缓冲层的方法生长出高质量的GaN及AlGaN后，GaN高电子迁移率晶体管就进入了飞速发展的时期。GaN高电子迁移率晶体管器件拥有诸多的优势：一是具有较高的工作电压及工作频率，二是具有较低的导通电阻和较小的输入输出电容，三是具有更高的抗辐照性与更高的耐高温性。由于以上优势，GaN高电子迁移率晶体管器件经常被用于电力电子领域与微波领域，而增强型GaN高电子迁移率晶体管器件相比于耗尽型GaN高电子迁移率晶体管器件还具有降低设计成本、拓展应用领域的优势。比如，在设计微波大功率芯片时，增强型GaN高电子迁移率晶体管器件因为具有正向的阈值电压，所以不需要负栅压的电源设计，这会很大程度上降低芯片的设计成本；此外，增强型GaN高电子迁移率晶体管器件只有在正栅压时才导通，因此可以将其应用在低功耗数字电路中。由于增强型GaN高电子迁移率晶体管器件具有如此多的优势，故而人们对其展开了大量研究。为了实现增强型GaN高电子迁移率晶体管器件，业界已有多种制造方法，其中比较常用的方法就是采用由低压增强型的Si MOS场效应管和高压耗尽型的GaN高电子迁移率晶体管器件组成的Cascode结构。通过这种结构，可以更加方便的使原本为耗尽型的GaN高电子迁移率晶体管器件在加正向栅压时导通工作。

目前，国际整流公司IR和Transform公司都在致力研发基于该结构的增强型GaN高电子迁移率晶体管器件。但迄今为止，Cascode结构的GaN高电子迁移率晶体管器件的制作还是基于混合集成，即通过将硅芯片与氮化镓芯片封装键合而实现，如图2所示，用这样方法制作的芯片集成度较低、面积较大，无法满足如今电子系统小型化、高集成化的发展要求，且不利于摩尔定律的延续，即集成电路上可容纳的元器件的数目及其性能受到限制。

发明内容

本发明的目的在于针对上述现有技术的不足，提出一种基于智能剥离技术的单片异质集成Cascode氮化镓高迁移率晶体管及制作方法，实现晶圆级异质集成，降低单片集成的工艺成本，增强器件的可靠性，提高芯片集成度，实现对摩尔定律的延续。

为实现上述目的技术关键是：采用智能剥离技术制作出硅与氮化镓键合在一起的基片，在此基础上制作单片异质集成Cascode氮化镓高电子迁移率晶体管，其实现方案如下：