[发明专利]一种锁相环电路

说明书

本发明实施例公开了一种锁相环电路。包括：鉴频鉴相器、电荷泵、滤波电路、电压电流转换电路、第一电容、电压缓冲单元、第二电容、电流镜像单元、电流控制振荡器及分频器；所述鉴频鉴相器、所述电荷泵、所述电压电流转换电路、所述电流控制振荡器及所述分频器依次连接；所述滤波电路连接于第一节点和接地端之间；所述第一电容连接于第二节点与接地端之间；所述电压缓冲单元的输入端与所述第二节点相连，电压缓冲单元的输入端与所述第二电容的一端连接；所述第二电容的另一端与电流镜像单元的输入端相连，所述电流镜像单元输出单元的输出端与所述第二节点相连。可以降低振荡器带来的电压波动，从而减小锁相环电路输出时钟的抖动。

技术领域

本发明实施例涉及电路技术领域，尤其涉及一种锁相环电路。

背景技术

随着无线通信技术和集成电路工艺的发展，越来越多的无线通信系统集成到芯片上。锁相环可产生精准的时钟信号或者频率信号，所以广泛应用于时钟产生器，在无线通信收发系统、时钟/数据恢复电路等电子系统中，基于锁相环的频率合成器广泛的应用于射频收发系统中。这些需求都促进了锁相环电路的研究和发展。

现有技术中，锁相环中的振荡器会引起电压的波动，使得锁相环电路输出的时钟抖动较大，因而减小锁相环输出抖动显得尤为重要。

发明内容

本发明实施例提供一种锁相环电路，可以降低振荡器带来的电压波动，从而减小锁相环电路输出时钟的抖动。

第一方面，本发明实施例提供了一种锁相环电路，包括：鉴频鉴相器、电荷泵、滤波电路、电压电流转换电路、第一电容、电压缓冲单元、第二电容、电流镜像单元、电流控制振荡器及分频器；

所述鉴频鉴相器设置有参考信号输入端和连接于所述分频器的反馈信号输入端；所述鉴频鉴相器、所述电荷泵、所述电压电流转换电路、所述电流控制振荡器及所述分频器依次连接；

所述滤波电路连接于第一节点和接地端之间；其中，第一节点位于所述电荷泵和所述电压电流转换电路之间；

所述第一电容连接于第二节点与接地端之间；其中，第二节点位于所述电压电流转换电路和所述电流控制振荡器之间；

所述电压缓冲单元的输入端与所述第二节点相连，电压缓冲单元的输入端与所述第二电容的一端连接；所述第二电容的另一端与电流镜像单元的输入端相连，所述电流镜像单元输出单元的输出端与所述第二节点相连。

进一步地，所述电压电流转换电路包括第一PMOS管；所述电流控制振荡器包括三个反相器；

所述第一PMOS管的栅极与所述电荷泵的输出端相连，源极与电源相连，漏极分别与三个反相器的输入级相连；三个反相器按照中间级与输出级相连的方式串联；所述第二节点位于所述第一PMOS管的漏极和三个反相器的输入级之间。

进一步地，所述反相器包括一个PMOS管和一个NMOS管。

进一步地，所述滤波电路包括第一电阻和第三电容；

所述第一电阻的一端与所述第一节点相连，另一端与所述第三电容的一端相连；所述第三电容的另一端与接地端相连。

进一步地，所述电压缓冲单元包括两个PMOS管，分别为第二PMOS管和第三PMOS管；

所述第二PMOS管的栅极与所述第一节点相连，源极与电源相连，漏极分别与所述第三PMOS管的源极和所述第二电容的一端相连；所述第三PMOS管的栅极与所述第二节点相连，漏极与接地端相连。

进一步地，所述电流镜像单元包括两个PMOS管和两个NMOS管；分别为第四PMOS管、第五PMOS管、第一NMOS管和第二NMOS管；