[发明专利]一种排序电路及排序系统

权利要求书

1.一种排序电路，其特征在于,包括，多个通道ADC采集器、处理器、使能输出端；

所述多个通道ADC采集器采集服务器中不同VR模块的电压，每个ADC采集器采集相对应的VR模块的电压模拟值，根据前一电压采样值与后一电压采样值的差值进行转换编码得到AD值；

所述处理器接收所述AD值后，经过数字滤波、提取产生数字量进行运算比较，实时监控VR的电压值；所述处理器连接每个ADC采集器相对应的使能输出端；所述使能输出端控制一个通路FET的栅极；

所述ADC采集器包括积分器、比较器和反馈环；所述ADC采集器将前一采集到的VR电压值依次进行积分和比较运算，并作为下一采集值的负反馈与所述下一采集值做差值，所述差值再进行积分和比较运算生成AD值；

所述处理器接收到所述AD值后，将AD值存入数组，将数组的值进行傅里叶变换，产生多种频率叠加的第一数值，再将与所述AD值中频率相同的第二数值提取出来，做平均计算，得到最终的数字量，进而得到VR的实际电压值。

2.根据权利要求1所述的一种排序电路，其特征在于,还包括辅助功能模块和对外通信接口；

所述处理器与辅助功能模块相连；所述辅助功能模块包括重启信号引脚RSTB、故障检测信号引脚FAULTB、报警信号引脚ALERTB、同步信号引脚SPCLK和双向时钟引脚共享SHARE_CLK；

所述处理器连接EEPROM的输入端；所述EEPROM的输出端通过SPI连接对外通信接口；所述对外通信接口包括SCL、SDA、Addr1、Addr2和Addr3。

3.一种排序系统，其特征在于，包括CPLD、BMC、风机、若干VR模块和权利要求1至2任意一项所述的排序电路；

所述CPLD分别通过重启信号引脚RSTB、故障检测信号引脚FAULTB、报警信号引脚ALERTB与排序电路相连；所述排序电路分别通过SCL、SDA和ASEL引脚与BMC相连；所述排序电路还与风机相连；所述排序电路分别与若干VR模块相连；

所述排序电路用于检测VR模块是否出现异常，当排序电路检测到VR模块的实际电压值异常时，将故障信息发送给BMC，同时向CPLD发出异常触发信号；所述CPLD接收到所述异常触发信号，停用出现故障的VR模块；所述BMC接收到故障信息后，首先定位发生故障的VR模块的位置，进而选择启动备用VR模块或者是重启服务器。

4.根据权利要求3所述的一种排序系统，其特征在于，所述异常触发信号为高电平的异常报警信号ALERTB；

当排序电路检测到VR模块的实际电压值正常时，异常报警信号ALERTB变为低电平，不触发CPLD；

当排序电路检测到VR模块的实际电压值异常时，异常报警信号ALERTB变为高电平，触发CPLD控制停用出现故障的VR模块。

5.根据权利要求3所述的一种排序系统，其特征在于，所述BMC接收到故障信息后，首先定位发生故障的VR模块的位置，如果为关键VR模块，则BMC通知CPLD禁用出现故障的VR模块，启用备用VR模块；所述关键VR模块包括为内存、CPLD控制芯片供电的VR模块；

如果为非关键VR模块，BMC首先判断是否有备用VR模块，如果有备用VR模块，则启用备用VR模块；如果没有备用VR模块，则通过判断损坏的功能，禁用出现故障的VR模块，同时启动或者停止服务器；所述非关键VR模块包括为接口供电的VR模块。

6.根据权利要求3所述的一种排序系统，其特征在于，所述排序电路还通过控制风机为若干VR模块散热。