[发明专利]半导体结构的形成方法

说明书

披露了一种半导体结构的形成方法。该方法包括提供第一导电特征部件，该第一导电特征部件具有形成于其上的介电层。开口形成于介电层中以露出第一导电特征部件的部分。第一阻障层形成于第一导电特征部件之上以及介电层的顶表面之上。第二阻障层形成于第一阻障层之上以及开口的侧壁上。第二阻障层被移除，而第一阻障层的至少一部分设置于第一导电特征部件之上。第二导电特征部件形成于第一阻障层的上述部分之上。第二导电特征部件的侧壁直接接触介电层。

技术领域

本发明实施例总体上关于集成电路装置，且特别关于用于集成电路装置的互连结构，以及与之相关的半导体结构的形成方法。

背景技术

集成电路(IC)工业经历了快速的成长。集成电路材料与设计上的技术进展已产生了数个集成电路世代，其中每一世代具有比前一世代更小且更复杂的电路。在集成电路演进的过程中，功能密度(亦即，单位晶片面积上的互连装置的数量)普遍地增加而几何尺寸(亦即，使用一工艺能产生的最小元件(或线))则降低。此缩小过程通常经由提高生产效率以及降低相关成本而提供许多优点。

此缩小过程亦增加了集成电路工艺与制造上的复杂性，为了实现这些进步，集成电路工艺与制造上需要有相应的发展。举例而言，随着特征尺寸的缩小以及深宽比(aspectratio)的增加，发现被应用于多层互连结构(例如：装置层级接触部与导孔)中的阻障层增加了接触电阻(contact resistance)且限制了互连结构中导电材料的数量。因此，虽然现有的接触特征部件总体上适用于其目的，但并非在各方面都令人满意。

发明内容

本发明实施例包括一种半导体结构的形成方法。上述方法包括提供第一导电特征部件。第一导电特征部件具有形成于其上的介电层。上述方法亦包括在介电层中形成开口以露出第一导电特征部件的一部分、于第一导电特征部件之上以及介电层的顶表面之上形成第一阻障层、于第一阻障层之上以及开口的侧壁上形成第二阻障层、移除第二阻障层而第一阻障层的至少一部分设置于第一导电特征部件之上、以及于第一阻障层的上述部分之上形成第二导电特征部件。第二导电特征部件的侧壁直接接触介电层。

本发明实施例亦包括一种半导体结构的形成方法。上述方法包括于金属栅极结构之上提供层间介电层、图案化层间介电层以于金属栅极结构之上形成接触开口、于金属栅极结构以及层间介电层的顶表面之上沉积第一阻障层、于第一阻障层之上沉积第二阻障层。第二阻障层沿着接触开口的侧壁直接接触层间介电层。上述方法亦包括氧化第一与第二阻障层以形成氧化的第二阻障层以及第一阻障层的氧化部分、移除氧化的第二阻障层以及第一阻障层的氧化部分。第一阻障层的残留部分设置于金属栅极结构之上。上述方法亦包括于第一阻障层的残留部分之上沉积导电材料以形成栅极接触部。

本发明实施例亦包括一种半导体结构。上述半导体结构包括金属栅极结构。金属栅极结构具有设置于其上的层间介电层。上述半导体结构亦包括设置于层间介电层中以及金属栅极结构之上的栅极接触部。栅极接触部的底表面由设置于金属栅极结构之上的阻障层定义。栅极接触部的侧壁表面由层间介电层定义。栅极接触部的侧壁表面直接接触层间介电层。

附图说明

以下将配合附图详述本发明实施例。应注意的是，各种特征部件并未按照比例绘制且仅用以说明例示。事实上，元件的尺寸可能经放大或缩小，以清楚地说明本发明实施例。

图1为根据本发明实施例各层面的集成电路装置的部分或整体的局部示意图。

图2A为根据本发明实施例各层面的图1的集成电路装置的一实施例的放大的局部示意图。

图2B为根据本发明实施例各层面的图1的集成电路装置的一实施例的放大的局部示意图。

图2C为根据本发明实施例各层面的图1的集成电路装置的一实施例的放大的局部示意图。

图3为根据本发明实施例各层面的制造半导体结构的方法的流程图。