[发明专利]用于读出量子比特状态的装置和方法

说明书

为了读出量子比特的状态，向系统注入(1602)的读出输入波形，该系统包括用于存储量子比特的状态的信息存储元件(101)和电磁耦合到所述信息存储元件(101)的读出谐振器(102)。从所述系统提取读出输出波形并检测(1102)。读出输入波形的所述注入(1602)通过激发端口(103)进行，所述激发端口(103)还用于将激发波形注入信息存储元件(101)以影响量子比特的状态。在将读出输入波形注入系统的过程中，读出输入波形的相位能够控制地移位(1604)。

技术领域

本发明一般涉及量子计算技术。特别地，本发明涉及以快速且可靠的方式读出量子比特(qubit)状态的技术。

背景技术

在量子计算中，使用术语“量子比特”不仅指定基本信息单元而且指定用于存储一个量子比特信息的信息存储元件已经变得普遍。作为示例，可以考虑具有一个或多个量子比特(即，量子比特大小的信息存储元件)的超导存储器电路。在这样的示例中，量子比特是非谐振子，例如传输子(transmon)，并且它可以耦合到附近的读出谐振器，以便于读出存储在其中的量子比特的状态。

图1是包含四个量子比特(即四个量子比特大小的信息存储元件)的存储器电路的示例的示意图。左上方的量子比特101及其相关联的微波谐振器102在虚线矩形中看到。用粗实线表示的传输线以及量子比特的内部结构由在低温下变为超导的材料制成。在操作期间，量子比特101能够用一定频率的激发波形励磁，该励磁波形被带到激发端口103。长水平传输线是读出线。为了读出量子比特的存储值，将读出波形耦合到读出输入端口104，并且在读出输出端口105处检测所得到的读出信号的相位。在该示例性电路中，四个谐振器102、106、107和108中的每一个均具有不同的谐振频率，使得读出波形的频率确定实际读取哪个量子比特。

图2是表示量子比特101及其相关谐振器102的等效电路图。量子比特101由约瑟夫森结201和分流电容202组成。谐振器显示为LC电路，其由电容203和电感204组成。励磁端口103对应于图1的励磁端口，并且它通过耦合电容205耦合到量子比特。图2的读出端口206结合了图1的读出输入端口104和读出输出端口105的功能，并且其与谐振器102的耦合电容示如207所示。中间的电容208表示量子比特101和谐振器102之间的主要电容性电磁耦合。

当读出波形的光子进入谐振器102时，它们与量子比特101的状态相互作用。因此，能够在读出输出端口处检测到的读出波形的相位开始改变。必须认为，由读出波形的相位和振幅限定的I-Q空间中的点必须被认为属于概率分布。图3示出了概率分布的平均点可以在二维I-Q空间作为时间的函数的轨迹。这里假设读出波形的注入在时间t＝0开始，并且以40纳秒的间隔观察概率分布的平均点。如果发现量子比特处于激发态，则每个圆圈表示在40纳秒的连续间隔处概率分布的平均点的位置。相应地，如果发现量子比特处于基态，则每个十字表示在40纳秒的连续间隔处概率分布的平均点的位置。连续曲线表示40纳秒间隔间的平均点的轨迹。

坐标系的单位是任意的，并不重要，因为重要的是轨迹的形状。图3表明：最初，取决于量子比特状态的差异(即两个轨迹之间的最短距离)相对缓慢地增加；最初，两个轨迹从原点指向左侧，并且它们仅逐渐相互偏离。可以考虑从时间或可靠性的角度发现量子比特的状态。在进行检测之前可以等待的时间越多，结果就越可靠。

以合理的可靠性读出量子比特状态的长时间延迟是不利的，因为其在状态必须读取的地方，设定了进行量子计算的速度的限制。最理想的是有一种更快速的方法来读出量子比特的状态，换句话说，希望仅在短时间延迟之后，可以增强读取量子比特状态的可靠性。

发明内容

本发明的目的是，提供一种用于读出量子比特状态的装置和方法，其比先前已知的技术具有更高的速度和/或更好的可靠性。本发明的另一个目的是能够在读取量子比特的状态之后尽可能快地重置(reset)量子比特的读出。