[发明专利]一种位线结构及半导体存储器

说明书

本发明公开了一种位线结构及半导体存储器，包括：基底；位于所述基底上的多条位线，其中，所述位线包括自所述基底起依次叠加设置的接触层和导线层，所述接触层在所述基底上的垂直投影位于所述导线层在所述基底上的垂直投影内，且所述接触层的在横截面的宽度小于所述导线层的在横截面的宽度。由上述内容可知，本发明提供的技术方案，在制作位线结构时将导线层作为掩膜，而后对接触层所在材料结构层进行刻蚀，最终制备得到横截面宽度小于导线层的接触层。由于将导线层作为掩膜而无需单独制备刻蚀接触层时相应掩膜层，进而缩减了位线结构的制程，亦即缩减了半导体存储器的制程，降低了制作成本。

技术领域

本发明涉及半导体存储技术领域，更为具体的说，涉及一种位线结构及半导体存储器。

背景技术

现今，计算机、手机等电子设备都离不开存储器，存储器即能够存储数据且根据地址码可以读出其中数据的一种器件，存储器分为磁存储器和半导体存储器两大类。其中，半导体存储器的基本结构就是存储单元阵列及其它电路，存储单元阵列是半导体存储器的主体，各个存储单元处在字线与位线的交点上，用以存储数据；其它就是输入端的地址码缓存器、行译码器、读出放大器、列译码器和输出缓冲器等组成。在半导体存储器读出其中数据时，首先需通过地址码缓冲器把地址码信号送入到行译码器、并进入到字线，再由行译码器选出一个字线，然后把一个位线上得到的数据通过读出放大器进行放大，并有列译码器选出其中一个读出放大器，把放大了的信号通过多路输出缓冲器而输出。在写入数据时，首先需要把数据送给由列译码器选出的位线，然后再存入到位线与字线相交的存储单元中。

由于半导体存储器具有尺寸小、功能多、制造成本低等诸多优点，现今半导体存储器被广泛应用于电子产业中。虽然半导体存储器具有上述诸多优点，但是其制程繁琐，有待提高。

发明内容

有鉴于此，本发明提供了一种位线结构及半导体存储器，有效解决现有存在的技术问题，缩减了半导体存储器的制程，降低了制作成本。

为实现上述目的，本发明提供的技术方案如下：

一种位线结构，包括：

基底；

位于所述基底上的多条位线，其中，所述位线包括自所述基底起依次叠加设置的接触层和导线层，所述接触层在所述基底上的垂直投影位于所述导线层在所述基底上的垂直投影内，且所述接触层的在横截面的宽度小于所述导线层的在横截面的宽度。

可选的，所述位线结构还包括：包裹所述接触层侧面的辅助层。

可选的，所述辅助层为氧化层。

可选的，所述氧化层的材质为SiO2。

可选的，所述辅助层与所述接触层在横截面的总宽度较所述导线层的在横截面的宽度的比例范围为0.9-1.1。

可选的，所述导线层包括自所述接触层起依次叠加的第一位线导电子层、第二位线导电子层和位线盖膜子层。

相应的，本发明还提供了一种半导体存储器，包括：

衬底，所述衬底包括有器件隔离层限定的多个有源区；

位于所述衬底具有器件隔离层一侧上的绝缘层，所述绝缘层上形成有多个位线接触槽，所述位线接触槽裸露所述有源区；

形成于所述绝缘层背离所述衬底一侧表面的多条第一位线，及形成于所述位线接触槽内的第二位线，其中，所述第一位线和所述第二位线均包括自所述衬底一侧起依次叠加设置的接触层和导线层，所述接触层在所述衬底上的垂直投影位于所述导线层在所述衬底上的垂直投影内，且所述接触层的在横截面的宽度小于所述导线层的在横截面的宽度。

可选的，所述半导体存储器还包括：包裹所述接触层侧面的辅助层。

可选的，所述辅助层为氧化层。