[发明专利]非挥发性存储器单元以及非挥发性存储器阵列

权利要求书

1.一种非挥发性存储器单元，其特征在于，包括：

浮动栅晶体管，位于P型阱区，包括栅极端、漏极端以及源极端，其中上述栅极端耦接至浮动栅极，上述漏极端耦接至位线，上述源极端耦接至第一节点，其中上述浮动栅极由第一多晶硅层所形成；

选择晶体管，位于上述P型阱区，包括栅极端、漏极端以及源极端，其中上述栅极端耦接至选择栅极，上述漏极端耦接至上述第一节点，上述源极端耦接至源极线，其中上述选择栅极耦接至字符线，其中上述浮动栅晶体管以及上述选择晶体管为N型晶体管；

耦合结构，由将上述第一多晶硅层延伸而与控制栅极相重叠而形成，其中上述控制栅极为N型阱区内的P型掺杂区，其中上述控制栅极耦接至控制线，其中上述P型阱区与上述N型阱区相互分离，且上述P型阱区以及上述N型阱区位于基板，其中上述基板为P型基板、N型基板以及深N阱区的任一者；

第一耦合结构，由第三多晶硅层所形成，且靠近上述第一多晶硅层；以及

第二耦合结构，由金属层覆盖上述浮动栅极所形成。

2.如权利要求1所述的非挥发性存储器单元，其中上述选择栅极由第二多晶硅层所形成，上述选择晶体管由上述第二多晶硅层与第一N型掺杂区以及第二N型掺杂区重叠所形成，其中上述第一N型掺杂区以及上述第二N型掺杂区位于上述P型阱区。

3.如权利要求2所述的非挥发性存储器单元，其中上述第一多晶硅层包括第一部分以及第二部分，上述浮动栅晶体管由上述第一部分与上述第二N型掺杂区以及第三N型掺杂区相重叠所形成，其中上述第三N型掺杂区位于上述P型阱区之内。

4.如权利要求3所述的非挥发性存储器单元，其中上述第二部分自上述P型阱区延伸至上述N型阱区，其中上述第二部分包括第一重叠区域，上述第一重叠区域与上述P型掺杂区相重叠，其中上述第一重叠区域具有第一重叠宽度，上述P型掺杂区具有第一宽度。

5.如权利要求4所述的非挥发性存储器单元，其中上述第一重叠宽度等于或小于上述第一宽度。

6.如权利要求4所述的非挥发性存储器单元，还包括：

N型掺杂区，形成于上述N型阱区，其中上述第二部分还包括第二重叠区域，上述第二重叠区域具有第二重叠宽度，上述N型掺杂区具有第二宽度，其中上述第二重叠宽度等于上述第二宽度。

7.如权利要求6所述的非挥发性存储器单元，其中当上述非挥发性存储器单元操作于抹除模式，第三正电压施加至上述N型阱区，第四正电压施加至上述控制线，而上述字符线、上述源极线、上述位线以及上述P型阱区耦接至接地端，使得上述浮动栅极的电子通过N型掺杂区而排除至N型阱区，其中上述第三正电压超过一击穿电压，上述第四正电压小于上述击穿电压，上述第三正电压以及上述第四正电压之差小于上述击穿电压。

8.如权利要求1所述的非挥发性存储器单元，其中当上述非挥发性存储器单元操作于读取模式，第一正电压施加至上述字符线、上述位线、上述控制线以及上述N型阱区，而上述P型阱区以及上述源极线耦接至接地端。

9.如权利要求8所述的非挥发性存储器单元，其中当上述非挥发性存储器单元操作于编程模式，上述N型阱区以及上述P型阱区耦接至上述接地端，第二正电压施加至上述字符线、上述源极线以及上述位线，第一负电压施加至上述控制线，使得电子由上述控制线被注入至上述浮动栅极，其中上述第二正电压以及上述第一负电压的绝对值小于击穿电压，且超过上述第一正电压。

10.如权利要求9所述的非挥发性存储器单元，其中当上述非挥发性存储器单元操作于抹除模式时，第三正电压施加至上述控制线以及上述N型阱区，而上述字符线、上述源极线、上述位线以及上述P型阱区耦接至接地端，使得上述浮动栅极的电子被排除至上述控制线，其中上述第三正电压超过上述击穿电压。