[发明专利]一种基于GPIO实现I2S从机功能的方法及终端

说明书

本发明公开了一种基于GPIO实现I2S从机功能的方法及终端，所述方法包括：设置GPIO1接收I2S的SCLK信号、GPIO2接收I2S的WS信号以及GPIO3接收I2S的SD信号；主机MCU分别发送所述SCLK信号、所述WS信号和所述SD信号到从机CPU的GPIO1、GPIO2和GPIO3上；当GPIO1产生上升沿中断后，SCLK从低电平转变成了高电平，从所述SD信号读取比特数据。本发明通过利用GPIO实现了I2S从机功能的软件驱动，使得从机CPU可以支持I2S从机模式。

技术领域

本发明涉及计算机应用技术领域，尤其涉及一种基于GPIO实现I2S从机功能的方法、终端及存储介质。

背景技术

I2S(Inter-IC Sound，集成电路内置音频总线)是飞利浦公司针对数字音频设备之间的音频数据传输而制定的一种总线标准，采用沿独立的导线传输时钟与数据信号的设计，通过分离数据和时钟信号，避免了时差诱发的失真。I2S总线简单有效，可以有效提升输出数据的质量，在各种嵌入式音频系统中有广泛应用。但是在嵌入式音频系统设计中，并不是所有的CPU都支持I2S总线格式，更很少有支持I2S从机模式的CPU。

I2S为三线总线，3个信号分别为：串行时钟SCK、帧时钟WS和串行数据信号SD；其中，串行时钟SCK也叫位时钟(BCK)，即每发送1位数字音频数据，SCK上都有1个脉冲，SCK的频率＝2×采样频率×采样位数，在数据传输过程中，I2S总线的发送器和接收器都可以作为系统的主机来提供系统的时钟频率。帧时钟WS，即命令(声道)选择，用于切换左右声道的数据，WS的频率等于采样频率，由系统主机提供，WS为“1”表示传输的是左声道的数据，WS为“0”表示传输的是右声道的数据。串行数据信号SD用于传输二进制补码表示的音频数据。

I2S格式的信号无论有多少位有效数据，数据位的最高位(MSB)总是被最先传输，1次能够发送的数据决定于I2S格式的有效位数。如图1所示，是一个典型的I2S时序，当WS为高电平时，是发给左声道的数据，而当WS为低电平时，却是发给右声道的数据，数据在时钟高电平采样。

因此，现有技术还有待于改进和发展。

发明内容

本发明的主要目的在于提供一种基于GPIO实现I2S从机功能的方法、终端及存储介质，旨在解决现有技术中缺少支持I2S从机模式的CPU的问题。

为实现上述目的，本发明提供一种基于GPIO实现I2S从机功能的方法，所述基于GPIO实现I2S从机功能的方法包括如下步骤：

设置GPIO1接收I2S的SCLK信号、GPIO2接收I2S的WS信号以及GPIO3接收I2S的SD信号；

主机MCU分别发送所述SCLK信号、所述WS信号和所述SD信号到从机CPU的GPIO1、GPIO2和GPIO3上；

当GPIO1产生上升沿中断后，SCLK从低电平转变成了高电平，从所述SD信号读取比特数据。

可选地，所述的基于GPIO实现I2S从机功能的方法，其中，所述当GPIO1产生上升沿中断后，SCLK从低电平转变成了高电平，从所述SD信号读取比特数据，之后还包括：

如果WS为高电平，则将预设大小比特数据存入左声道缓冲区中，如果WS为低电平，则将预设大小比特传入右声道缓冲器中。

可选地，所述的基于GPIO实现I2S从机功能的方法，其中，所述GPIO1支持向所述从机CPU产生中断，并支持边沿触发中断。

可选地，所述的基于GPIO实现I2S从机功能的方法，其中，所述如果WS为高电平，则将预设大小比特数据存入左声道缓冲区中，如果WS为低电平，则将预设大小比特传入右声道缓冲器中，具体为：