[发明专利]增强型异质结场效应晶体管

说明书

本发明适用于半导体器件技术领域，公开了一种增强型异质结场效应晶体管，增强型异质结场效应晶体管自下而上依次包括衬底、缓冲层、势垒层和帽层；所述帽层自下而上依次包括介质层、P型掺杂帽层和N型掺杂帽层；所述缓冲层上分列有源电极和漏电极，所述N型掺杂帽层上设有栅电极。本发明提供的增强型异质结场效应晶体管，通过在势垒层与P型掺杂帽层之间引入介质层，在P型掺杂帽层与栅电极之间引入N型掺杂帽层，能够提高器件的阈值电压，增大器件的电流密度。

技术领域

本发明属于半导体器件技术领域，尤其涉及一种增强型异质结场效应晶体管。

背景技术

异质结场效应晶体管(Heterojunction Field Effect Transistor，HFET)器件具有高电子迁移率、器件工作频率高以及高效率的特点。在微波功率发射极传输以及电力电子领域具有非常重要的应用前景。HFET的其中一种工作模式为增强型。

目前，通常采用P型帽层技术实现增强型异质结场效应晶体管，但是采用这种方式实现的增强型异质结场效应晶体管阈值电压较低且电流密度较小。

发明内容

有鉴于此，本发明实施例提供了一种增强型异质结场效应晶体管，以解决现有技术实现的增强型异质结场效应晶体管阈值电压较低且电流密度较小的问题。

本发明实施例提供了一种增强型异质结场效应晶体管，自下而上依次包括衬底、缓冲层、势垒层和帽层；

所述帽层自下而上依次包括介质层、P型掺杂帽层和N型掺杂帽层；

所述缓冲层上分列有源电极和漏电极，所述N型掺杂帽层上设有栅电极。

可选地，所述帽层还包括介质插层；

所述介质插层位于所述P型掺杂帽层和所述N型掺杂帽层之间。

可选地，所述P型掺杂帽层自下而上依次包括第一掺杂浓度的P型帽层和第二掺杂浓度的P型帽层；

所述第一掺杂浓度小于所述第二掺杂浓度。

可选地，所述P型掺杂帽层为均匀掺杂或非均匀掺杂。

可选地，所述N型掺杂帽层为均匀掺杂或非均匀掺杂。

可选地，所述帽层全部或部分位于所述栅电极的正下方。

可选地，所述帽层的形成方法包括干法刻蚀和/或湿法腐蚀。

可选地，增强型异质结场效应晶体管还包括钝化层；

所述钝化层全部覆盖所述栅电极，且，所述钝化层全部覆盖所述势垒层和/或所述帽层，且，所述钝化层部分覆盖所述源电极和所述漏电极。

可选地，增强型异质结场效应晶体管还包括位于所述钝化层上的场板结构。

可选地，所述场板结构包括源场板和漏场板中的任意一种。

本发明实施例与现有技术相比存在的有益效果是：本发明实施例提供的增强型异质结场效应晶体管，自下而上依次包括衬底、缓冲层、势垒层和帽层，帽层自下而上依次包括介质层、P型掺杂帽层和N型掺杂帽层；缓冲层上分列有源电极和漏电极，N型掺杂帽层上设有栅电极。本发明实施例提供的增强型异质结场效应晶体管，通过在势垒层与P型掺杂帽层之间引入介质层，在P型掺杂帽层与栅电极之间引入N型掺杂帽层，能够提高器件的阈值电压，增大器件的电流密度。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。