[发明专利]灵敏放大器及其控制方法、存储器读写电路以及存储器

说明书

本发明提供一种灵敏放大器及其控制方法、存储器读写电路以及一种存储器，所述灵敏放大器包括：两个PMOS晶体管、两个NMOS晶体管、第一输入输出端和第二输入输出端，所述两个PMOS晶体管分别为第一PMOS晶体管、第二PMOS晶体管，所述两个NMOS晶体管分别为第一NMOS管和第二NMOS晶体管；四个开关单元，所述第一PMOS晶体管、所述第一NMOS晶体管分别通过一开关单元连接至所述第一输入输出端，所述第二PMOS晶体管、所述第二NMOS晶体管分别通过一开关单元连接至与所述第二输入输端，所述开关单元用于将各PMOS晶体管和各NMOS晶体管配置为放大模式或者二极管模式；所述第一NMOS晶体管的栅极用于连接至位线，所述第二NMOS管的栅极用于连接至参考位线。上述灵敏放大器的性能得到提高。

技术领域

本发明涉及电路领域，尤其涉及一种灵敏放大器及其控制方法、存储器读写电路和存储器。

背景技术

半导体存储装置，例如静态随机存取存储器(Static Random-Access Memory，简称SRAM)、动态随机存取存储器(Dynamic Random Access Memory，简称DRAM)、只读存储器(Read-Only Memory，简称ROM)、闪存等，通常由存储单元组成的两维阵列设置。每行的存储单元可以由字线(WL，Word Line)进行选择，每列的存储单元可以由位线和参考位线进行选择，并由灵敏放大器感应并放大位线和参考位线上的电压差，以将信息写入存储单元或从存储单元读出存储的信息。

如图1所示，常用的灵敏放大器包括锁存器，锁存器的电路一边包括晶体管M1和晶体管M2，另一边包括晶体管M3和晶体管M4，M1和M2组成一个反相器INV1，M3和M4组成另一个反向器INV2，它们输入与输出分别相连，形成一个锁存器。VH为锁存器提供电源，由M5与锁存器相连；GND为灵敏放大器地线，由M6与锁存器相连。

上述灵敏放大器工作分为三个阶段：EQ阶段、小信号输入阶段以及信号放大阶段。在EQ阶段，EQ电路对灵敏放大器进行预充电，需要将位线Vin+和参考位线Vin-预充电至电源电压的一半VH/2。

小信号输入阶段，小信号可以从图1中的开关Sx或者Sy输入。当放大器的放大对管存在失配，比如阈值电压偏差等问题，这种偏差导致输入信号有更大的幅度，才能得到正确的输出。譬如，锁存器内对应的晶体管之间存在阈值电压偏差、栅氧化层厚度的偏差以及沟道掺杂浓度的差异等，因此，Vin+和Vin-之间会存在一个失配电压ΔVin+。

因此，如何消除这种放大器的放大对管的失配问题，是目前亟待解决的问题。

发明内容

本发明所要解决的技术问题是，提供一种灵敏放大器及其控制方法、一种存储器，以提高灵敏放大器的性能。

为解决上述问题，本发明的技术方案提供一种灵敏放大器，包括：两个PMOS晶体管、两个NMOS晶体管、第一输入输出端和第二输入输出端，所述两个PMOS晶体管分别为第一PMOS晶体管、第二PMOS晶体管，所述两个NMOS晶体管分别为第一NMOS管和第二NMOS晶体管；四个开关单元，所述第一PMOS晶体管、所述第一NMOS晶体管分别通过一开关单元连接至所述第一输入输出端，所述第二PMOS晶体管、所述第二NMOS晶体管分别通过一开关单元连接至与所述第二输入输端，所述开关单元用于将各PMOS晶体管和各NMOS晶体管配置为放大模式或者二极管模式；所述第一NMOS晶体管的栅极用于连接至位线，所述第二NMOS管的栅极用于连接至参考位线。

可选的，所述开关单元包括第一开关和第二开关，所述第一开关连接于所述PMOS管和所述NMOS管的栅极和漏极之间，所述第二开关连接于所述PMOS管和所述NMOS管的栅极与对应的输入输出端之间。