[发明专利]扇出型芯片封装方法及扇出型芯片封装体

说明书

本发明提供一种扇出型芯片封装方法及扇出型芯片封装体，利用多次包封、开槽、沉积导电金属层、引脚电镀、图形化连接等工艺，制备的扇出型芯片封装体，芯片厚度可以减薄至小于或等于50um，极大地降低了芯片的体电阻，提高了元器件的性能；芯片背面无需再采用背银工艺利用银胶制作背银层，也无需通过导电胶粘结基板，省去了基板、银胶两种主要物料，有效节省芯片制造成本。

技术领域

本发明涉及半导体封装领域，尤其涉及一种高性能的功率半导体扇出型芯片封装方法及采用该封装方法制备的扇出型芯片封装体。

背景技术

随着电子产品的发展，半导体科技已广泛地应用于制造内存、中央处理器(CPU)、液晶显示装置(LCD)、发光二极管(LED)、激光二极管以及其它装置或芯片组等。由于半导体组件、微机电组件(MEMS)或光电组件等电子组件具有微小精细的电路及构造，因此为避免粉尘、酸碱物质、湿气和氧气等污染或侵蚀电子组件，进而影响其可靠度及寿命，工艺上需通过封装技术来提供上述电子组件有关电能传送(Power Distribution)、信号传送(Signal Distribution)、热量散失(Heat Dissipation)，以及保护与支持(Protectionand Support)等功能。

请参阅图1A～图1F，现有芯片封装方法的工艺流程图。具体为：

(1)提供一晶圆；所提供的晶圆10所包含的芯片11的正面设有多个金属焊盘111，所述晶圆10初始厚度一般是750um，如图1A所示。

(2)在所述晶圆的背面进行减薄处理；一般将晶圆10减薄至100um左右，如图1B所示。减薄后的晶圆10由于厚度小，在运输和后续工序非常容易破片。

(3)在所述晶圆的背面形成金属层；可以提供在晶圆10背面进行溅射或蒸镀方式形成金属层13，如图1C所示。由于减薄后的晶圆10厚度小，附着金属层13后，应力增大，使得晶圆10产生翘曲，提升了运输难度，增大了破片风险。

(4)对所述晶圆进行切割，形成单颗芯片；如图1D中示意出切割形成的两颗芯片11。

(5)将单颗芯片通过导电胶粘结在有图形化电路的基板上；具体的，在切割形成的单颗芯片11的金属层13的下表面形成用于导电的背银层15；在基板100上电镀形成的图形化电路101，并在图形化电路101上需要贴芯片的部分点导电胶102；将芯片11上有背银层15的一面压覆在导电胶102上，使得芯片11通过导电胶102粘结在基板100上，如图1E所示。

(6)连接芯片与基板上图形化电路，并进行塑封获取芯片封装体；具体的，通过焊线16连接芯片11与基板100上图形化电路101，以实现芯片11的电路功能；然后采用陶瓷或聚脂等塑封材料对芯片11进行塑封形成塑封层103，塑封层103塑封焊线16、芯片11以及图形化电路101，如图1F所示。

有上述可知，现有芯片封装体的芯片背面需要设置用于导电的背银层，提高了芯片制造成本；芯片封装体的制备过程中，减薄后的晶圆在运输和后续工序非常容易破片，以及在减薄后的晶圆背面形成金属层后，应力增大使得晶圆产生翘曲，提升了运输难度，增大了破片风险。

因此，亟需一种新型的芯片封装工艺，克服上述现有芯片封装工艺的缺点。

发明内容

本发明的目的在于，提供一种扇出型芯片封装方法及扇出型芯片封装体，能够保证良好运输性、避免破片风险，极大限度减薄芯片提高元器件的性能节省芯片制造成本。