[发明专利]一种芯片及其管脚复用的实现方法有效

专利信息
申请号: 201910899994.8 申请日: 2019-09-23
公开(公告)号: CN110647485B 公开(公告)日: 2021-04-06
发明(设计)人: 宋存杰 申请(专利权)人: 大唐半导体科技有限公司
主分类号: G06F13/40 分类号: G06F13/40
代理公司: 北京慕达星云知识产权代理事务所(特殊普通合伙) 11465 代理人: 曹鹏飞
地址: 100089 北京市海*** 国省代码: 北京;11
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 一种 芯片 及其 管脚 实现 方法
【权利要求书】:

1.一种芯片,其特征在于,包括内部功能模块、内部GPIO模块和管脚复用模块,所述内部功能模块和内部GPIO模块均与所述管脚复用模块连接,所述内部功能模块提供引出到芯片管脚的功能信号,所述内部GPIO模块提供GPIO信号,所述管脚复用模块将GPIO信号引出至芯片管脚,并将所述内部功能模块提供的功能信号映射到任意的芯片管脚;

所述内部功能模块提供的功能信号对应的管脚复用模块的端口中有三根信号,分别是输入信号、输出信号和方向选择信号;

所述管脚复用模块包括管脚复用控制寄存器组、多个管脚输出控制逻辑单元和一个管脚输入控制逻辑单元,所述管脚复用控制寄存器组分别与多个管脚输出控制逻辑单元和一个管脚输入控制逻辑单元连接;

所述管脚复用控制寄存器组控制其对应的所述管脚输出控制逻辑单元在GPIO信号和所有的功能信号中进行信号选择,并将选中的输出信号和方向选择信号送至对应的芯片管脚;

所述管脚复用控制寄存器组控制所述管脚输入控制逻辑单元将来自芯片管脚的输入信号映射到内部的GPIO信号和功能信号的输入信号端口;

在管脚复用控制寄存器组中,每一个复用管脚对应一组寄存器比特,每一个管脚输出控制逻辑在所对应的寄存器比特的控制下,在GPIO信号gpio_out[n]和gpio_en[n]和所有的功能信号core_out[m]和core_en[m]之中做出选择,将选中的输出信号port_out[n]和方向选择信号port_en[n]送往对应的芯片管脚;

在管脚复用控制寄存器组的寄存器控制下,将来自芯片管脚的输入信号port_i[n]映射到内部的GPIO信号gpio_in[n]和功能信号的输入信号端口core_in[m];

根据功能信号方向的不同,所述内部功能模块与所述管脚复用模块连接的功能信号的实际信号不同,具体为:

方向为输入时,功能信号只连接输入信号,此时输出端口固定接0,方向选择信号固定为0,即固定为输入方向;

方向为输出时,功能信号只连接输出信号,此时方向选择信号固定为1,即固定为输出方向;

方向为双向时,功能信号提供三根信号,分别连接管脚复用模块的输入信号、输出信号和方向选择信号;

所述GPIO信号的方向是双向的,所述功能信号的方向为固定输入的或固定输出的或双向的。

2.一种芯片管脚复用的实现方法,其特征在于,包括以下步骤:

设计管脚复用表,确定多个芯片管脚中可复用的管脚数量;

根据可复用的管脚数量设定GPIO信号数量;

将内部GPIO信号引出至芯片管脚上,并将内部功能信号映射到任意的芯片管脚;

根据管脚复用表运行脚本自动生成管脚复用代码文件,对可复用管脚进行管脚复用;

所述管脚复用表包括信号序号、信号名称以及信号方向;

所述管脚复用表如下:

序号[m]信号名称信号方向
0gpio_d[n]IO
1uart0_txO
2uart0_rxI
3ssi1_clkIO

表格中只有三列:序号[m]、信号名称以及信号方向,其中序号后面括号中的m表示内部功能信号的数量,信号名称中gpio_d后面括号中的n表示GPIO信号及可复用的芯片管脚的数量;

GPIO信号的方向是双向的,功能信号的方向为固定输入的或固定输出的或双向的;

运行脚本生成管脚复用代码文件时,根据功能信号方向的不同,其实际信号不同,具体为:

方向为输入时,功能信号只连接输入信号,此时输出端口固定接0,方向选择信号固定为0,即固定为输入方向;

方向为输出时,功能信号只连接输出信号,此时方向选择信号固定为1,即固定为输出方向;

方向为双向时,功能信号提供三根信号,分别连接管脚复用模块的输入信号、输出信号和方向选择信号;

运行脚本生成管脚复用模块的代码文件时,根据功能信号方向的不同,内部功能模块与管脚复用模块连接的功能信号的实际信号不同,方向为输入时,功能信号只连接输入信号core_in[m],此时输出端口core_out[m]固定接0,方向选择信号core_en[m]固定为0,即固定为输入方向;方向为输出时,功能信号只连接输出信号core_out[m],此时方向选择信号固定为1,即固定为输出方向;

方向为双向时,功能信号提供三根信号,分别连接管脚复用模块的输入信号core_in[m]、输出信号core_out[m]、方向选择信号core_en[m];

管脚复用模块具体可以划分为顶层和内层两部分,管脚复用内层模块包括管脚复用的组合逻辑和寄存器组,在运行脚本生成的管脚复用顶层模块中,将功能信号的有效信号与管脚复用内层模块的各个端口信号连接,在上一层中对管脚复用顶层模块中进行例化时,只连接各个内部功能模块的有效信号。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于大唐半导体科技有限公司,未经大唐半导体科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201910899994.8/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top