[发明专利]数据处理器、方法、芯片及电子设备

权利要求书

1.一种数据处理器，其特征在于，所述数据处理器包括：正则有符号数编码电路、第一部分积获取电路、第二部分积获取电路、第一压缩电路以及第二压缩电路，所述正则有符号数编码电路包括正则有符号数编码处理单元，所述正则有符号数编码处理单元的输出端与所述第一部分积获取电路的第一输入端，所述正则有符号数编码处理单元的输出端与所述第二部分积获取电路的第一输入端连接，所述第一部分积获取电路的输出端与所述第一压缩电路的第一输入端连接，所述第二部分积获取电路的输出端与所述第二压缩电路的第一输入端连接；

所述正则有符号数编码处理单元用于对接收到的第一数据进行正则有符号数编码处理得到目标编码，所述第一部分积获取电路用于接收第二数据，并根据所述目标编码以及所述第二数据得到目标编码的第一部分积，所述第二部分积获取电路用于接收所述第二数据，并根据所述目标编码以及所述第二数据得到目标编码的第二部分积，所述第一压缩电路用于对所述目标编码的第一部分积进行累加处理，所述第二压缩电路用于对所述目标编码的第二部分积进行累加处理。

2.根据权利要求1所述的数据处理器，其特征在于，所述正则有符号数编码处理单元中包括第一输入端，用于接收功能选择模式信号，所述第一部分积获取电路和所述第二部分积获取电路均包括第二输入端，用于接收所述功能选择模式信号；所述第一压缩电路和所述第二压缩电路均包括第二输入端，用于接收所述功能选择模式信号；所述功能选择模式信号用于确定所述数据处理器当前处理不同模式的数据运算。

3.根据权利要求1或2所述的数据处理器，其特征在于，所述正则有符号数编码处理单元包括：第一数据输入端口、功能选择模式信号输入端口以及目标编码输出端口，所述第一数据输入端口用于接收进行正则有符号数编码处理的所述第一数据，所述功能选择模式信号输入端口用于接收所述功能选择模式信号，所述目标编码输出端口用于输出对所述第一数据进行正则有符号数编码处理后，得到的所述目标编码。

4.根据权利要求1至3中任一项所述的数据处理器，其特征在于，所述第一部分积获取电路包括：低位部分积获取单元、低位选择器组单元、高位部分积获取单元以及高位选择器组单元；所述低位部分积获取单元的第一输入端以及所述高位部分积获取单元的第一输入端，均与所述正则有符号数编码处理单元的输出端连接，所述低位部分积获取单元的第二输入端与所述低位选择器组单元的输出端连接，所述高位部分积获取单元的第二输入端与所述高位选择器组单元的输出端连接；

其中，所述低位部分积获取单元用于根据所述目标编码中的低位目标编码以及所述第二数据，得到符号位扩展后的第一低位部分积，并根据所述符号位扩展后的第一低位部分积得到目标编码的第一低位部分积，所述低位选择器组单元用于根据接收到的所述功能选择模式信号，选通所述符号位扩展后的第一低位部分积中的数值，所述高位部分积获取单元用于根据所述目标编码中的高位目标编码以及所述第二数据，所述高位选择器组单元用于根据接收到的所述功能选择模式信号，选通所述符号位扩展后的第一高位部分积中的数值。

5.根据权利要求4所述的数据处理器，其特征在于，所述低位部分积获取单元包括：低位目标编码输入端口、选通数值输入端口、第二数据输入端口以及低位部分积输出端口；所述低位目标编码输入端口用于接收所述正则有符号数编码处理单元输入的所述第一低位目标编码，所述选通数值输入端口用于接收所述低位选择器组单元选通后，得到的所述符号位扩展后的第一低位部分积中的数值，所述第二数据输入端口用于接收所述第二数据，所述低位部分积输出端口用于输出所述目标编码的第一低位部分积。

6.根据权利要求4或5所述的数据处理器，其特征在于，所述高位部分积获取单元包括：高位目标编码输入端口、选通数值输入端口、第二数据输入端口以及高位部分积输出端口；所述高位目标编码输入端口用于接收所述正则有符号数编码处理单元输入的第一高位目标编码，所述选通数值输入端口用于接收所述高位选择器组单元选通后，得到的所述符号位扩展后的第一高位部分积中的数值，所述第二数据输入端口用于接收所述第二数据，所述高位部分积输出端口用于输出所述目标编码的第一高位部分积。